芯片功耗與摩爾定律的終結.

1、5/31/2022EDA Lab., Tsinghua University1芯片功耗與摩爾定律的終結芯片功耗與摩爾定律的終結 5/31/2022EDA Lab., Tsinghua University2計算機科學發(fā)展與摩爾定律計算機科學發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響高功耗對集成電路性能與可靠性的影響v 供電系統(tǒng)（供電系統(tǒng)（P/G）v 封裝與散熱裝置封裝與散熱裝置v 可靠性可靠性芯片功耗與摩爾定律的終結芯片功耗與摩爾定律的終結與芯片功耗相關的研究熱點與芯片功耗相關的研究熱點5/31/2022EDA Lab., Tsin

2、ghua University3 目前計算機科學發(fā)展的動力，一部分來自計算機理論目前計算機科學發(fā)展的動力，一部分來自計算機理論的發(fā)展，但主要來自集成電路芯片性能的大幅提高。的發(fā)展，但主要來自集成電路芯片性能的大幅提高。 集成電路芯片性能提高大致符合摩爾定律，即處理器集成電路芯片性能提高大致符合摩爾定律，即處理器(CPU)(CPU)的功能和復雜性每年的功能和復雜性每年( (其后期減慢為其后期減慢為1818個月個月) )會增會增加一倍，而成本卻成比例地遞減。加一倍，而成本卻成比例地遞減。 集成電路生產(chǎn)工藝的提高集成電路生產(chǎn)工藝的提高(0.25/0.18/0.13/0.09um)(0.25/0.18

3、/0.13/0.09um)，縮小了單管的尺寸，提高了芯片的集成度與工作頻率，縮小了單管的尺寸，提高了芯片的集成度與工作頻率，降低了工作電壓。降低了工作電壓。5/31/2022EDA Lab., Tsinghua University4Shekhar Borkar, Circuit Research, Intel Labs0.010.1110100100010000100000100000019701980199020002010MIPSPentium Pro ArchitecturePentium 4 ArchitecturePentium Architecture48638628680865

4、/31/2022EDA Lab., Tsinghua University5Shekhar Borkar, Circuit Research, Intel Labs5/31/2022EDA Lab., Tsinghua University6計算機科學發(fā)展與摩爾定律計算機科學發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響高功耗對集成電路性能與可靠性的影響v 供電系統(tǒng)（供電系統(tǒng)（P/G）v 封裝與散熱裝置封裝與散熱裝置v 可靠性可靠性芯片功耗與摩爾定律的終結芯片功耗與摩爾定律的終結與芯片功耗相關的研究熱點與芯片功耗相關的研究熱點5/31/

5、2022EDA Lab., Tsinghua University7 與其它工藝比較，與其它工藝比較，CMOSCMOS電路以其低功耗，易于集成電路以其低功耗，易于集成的優(yōu)點，在目前硅材料時代得到了最廣泛的應用。的優(yōu)點，在目前硅材料時代得到了最廣泛的應用。 芯片功耗包括由芯片功耗包括由CMOSCMOS管狀態(tài)改變所產(chǎn)生的動態(tài)功耗管狀態(tài)改變所產(chǎn)生的動態(tài)功耗與由漏電流引起的靜態(tài)功耗兩部分。與由漏電流引起的靜態(tài)功耗兩部分。 動態(tài)功耗由三部分組成：動態(tài)功耗由三部分組成：A A、電路邏輯操作所引起的、電路邏輯操作所引起的狀態(tài)改變所需功耗；狀態(tài)改變所需功耗；B B、P P管與管與N N管閾值電壓重疊所產(chǎn)管閾值

6、電壓重疊所產(chǎn)生的導通電流所需功耗；生的導通電流所需功耗；C C、不同路徑的時間延遲不、不同路徑的時間延遲不同所產(chǎn)生的競爭冒險所需功耗。同所產(chǎn)生的競爭冒險所需功耗。 靜態(tài)功耗也由三部分組成：靜態(tài)功耗也由三部分組成：A A、CMOSCMOS管亞閾值電壓漏管亞閾值電壓漏電流所需功耗；電流所需功耗；B B、 CMOSCMOS管柵級漏電流所需功耗；管柵級漏電流所需功耗；C C、 CMOSCMOS管襯底漏電流（管襯底漏電流（BTBTBTBT）所需功耗。）所需功耗。5/31/2022EDA Lab., Tsinghua University85/31/2022EDA Lab., Tsinghua Unive

7、rsity9Shekhar Borkar, Circuit Research, Intel Labs0 020020040040060060080080010001000120012000.25u0.25u 0.18u0.18u 0.13u0.13u90nm90nm65nm65nm45nm45nmPower (W)LeakageLeakageActiveActive15 mm DieLeakage Power is catching up with the active power in nano-scaled CMOS circuits.5/31/2022EDA Lab., Tsinghua

8、 University10David E. Lackey, IBM5/31/2022EDA Lab., Tsinghua University11Shekhar Borkar, Circuit Research, Intel Labs0%0%10%10%20%20%30%30%40%40%50%50%1.51.51 10.70.70.50.5 0.350.35 0.250.25 0.180.18 0.130.13 0.090.09 0.070.07 0.050.05Technology ( )Leakage Power(% of Total)Must stopat 50%A. Grove, I

9、EDM 20025/31/2022EDA Lab., Tsinghua University12 由于功耗已影響到由于功耗已影響到CMOSCMOS電路設計方法學，所以功耗電路設計方法學，所以功耗在電路設計的各個階段都必須得到優(yōu)化。從程序匯在電路設計的各個階段都必須得到優(yōu)化。從程序匯編到電路綜合，再到邏輯級與版圖級都是如此。我編到電路綜合，再到邏輯級與版圖級都是如此。我的研究集中在低層功耗優(yōu)化，所以從以下兩個方面的研究集中在低層功耗優(yōu)化，所以從以下兩個方面進行闡述。進行闡述。 動態(tài)功耗優(yōu)化：動態(tài)功耗優(yōu)化：A A、時鐘屏蔽技術；、時鐘屏蔽技術；B B、測試功耗優(yōu)、測試功耗優(yōu)化；化；C C、競爭冒險

10、消除；、競爭冒險消除；D D、多輸入邏輯門的低功耗、多輸入邏輯門的低功耗展開；展開；D D、分區(qū)供電。、分區(qū)供電。 靜態(tài)功耗優(yōu)化：靜態(tài)功耗優(yōu)化：A A、多閾值多電壓布放；、多閾值多電壓布放；B B、虛擬供、虛擬供電網(wǎng)絡；電網(wǎng)絡；C C、最小漏電流輸入向量；、最小漏電流輸入向量；D D、浮動襯底電、浮動襯底電壓；壓；E E、絕緣襯底（、絕緣襯底（SOISOI）。）。5/31/2022EDA Lab., Tsinghua University13計算機科學發(fā)展與摩爾定律計算機科學發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響高功耗對集成電路

11、性能與可靠性的影響v 供電系統(tǒng)（供電系統(tǒng)（P/G）v 封裝與散熱裝置封裝與散熱裝置v 可靠性可靠性芯片功耗與摩爾定律的終結芯片功耗與摩爾定律的終結與芯片功耗相關的研究熱點與芯片功耗相關的研究熱點5/31/2022EDA Lab., Tsinghua University14 以以IntelIntel公司下一代采用公司下一代采用90nm90nm工藝的工藝的PrescottPrescott為例，它為例，它的的DieDie面積為面積為112112mmmm2 2, ,共集成共集成1.251.25億只晶體管，功耗為億只晶體管，功耗為102W102W，供電電流為，供電電流為91A91A，供電電壓為，供電電

12、壓為1.12V1.12V，工作頻率，工作頻率為為3GHz3GHz以上（網(wǎng)上材料匯總）。以上（網(wǎng)上材料匯總）。 在在3.43.4* *1010-10-10S S的工作周期內(nèi)的工作周期內(nèi), ,吸吸91A 91A 電流，則充電速度電流，則充電速度最小為最小為2.6 2.6 * *10101111A/SA/S，要求，要求P/GP/G網(wǎng)必須占有足夠大的布網(wǎng)必須占有足夠大的布線面積。線面積。 為為1.251.25億只晶體管供電，億只晶體管供電，P/GP/G網(wǎng)必然非常復雜，必須使網(wǎng)必然非常復雜，必須使用頂兩層粗網(wǎng)與低兩層細網(wǎng)，共占用用頂兩層粗網(wǎng)與低兩層細網(wǎng)，共占用4 4層布線資源。層布線資源。 3GHz3G

13、Hz工作頻率要求，在工作頻率要求，在P/GP/G網(wǎng)分析中，必須采用復雜的網(wǎng)分析中，必須采用復雜的RLCRLC等效電路模型。等效電路模型。5/31/2022EDA Lab., Tsinghua University155/31/2022EDA Lab., Tsinghua University16 102W102W的的PrescottPrescott，標稱工作溫度為，標稱工作溫度為7474度。度。 高功耗對芯片流片的熱分析提出了更高更急迫的要求。高功耗對芯片流片的熱分析提出了更高更急迫的要求。 高功耗需要導熱性更佳的封裝材料高功耗需要導熱性更佳的封裝材料。 多多PADPAD的的P/GP/G網(wǎng)對封

14、裝技術提出更高的要求。網(wǎng)對封裝技術提出更高的要求。 風冷散熱已勉為其難，再說臺式機的風冷散熱已勉為其難，再說臺式機的CPUCPU風扇噪音，已風扇噪音，已經(jīng)影響使用者的工作心情。已有人提出了半導體制冷經(jīng)影響使用者的工作心情。已有人提出了半導體制冷+ +液態(tài)制冷的復合散熱技術。液態(tài)制冷的復合散熱技術。 面對功耗越來越高的計算機（主要是面對功耗越來越高的計算機（主要是CPU+CPU+散熱裝置），散熱裝置），SUNSUN公司的科技人員就戲稱，是他們的公司的科技人員就戲稱，是他們的SPARCSPARC造成了北造成了北美大停電。美大停電。5/31/2022EDA Lab., Tsinghua Univer

15、sity17半導體+風冷的復合制冷裝置P4-2GHz的風扇5/31/2022EDA Lab., Tsinghua University18 高功耗導致了高的工作溫度。高功耗導致了高的工作溫度。 高的工作溫度使各種輕微物理缺陷所造成的故障顯現(xiàn)高的工作溫度使各種輕微物理缺陷所造成的故障顯現(xiàn)出來，如橋接故障。出來，如橋接故障。 高的工作溫度使連線電阻變大，使線延時增加，時延高的工作溫度使連線電阻變大，使線延時增加，時延故障變得嚴重起來故障變得嚴重起來。 同時溫度的提高，使漏電流增加，降低工作電壓，使同時溫度的提高，使漏電流增加，降低工作電壓，使門延時增加，同樣使時延故障變得嚴重起來。同時漏門延時增加

16、，同樣使時延故障變得嚴重起來。同時漏電流增加，還會導致電流增加，還會導致P/GP/G網(wǎng)的失效。網(wǎng)的失效。5/31/2022EDA Lab., Tsinghua University19計算機科學發(fā)展與摩爾定律計算機科學發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響高功耗對集成電路性能與可靠性的影響v 供電系統(tǒng)（供電系統(tǒng)（P/G）v 封裝與散熱裝置封裝與散熱裝置v 可靠性可靠性芯片功耗與摩爾定律的終結芯片功耗與摩爾定律的終結與芯片功耗相關的研究熱點與芯片功耗相關的研究熱點5/31/2022EDA Lab., Tsinghua Univer

17、sity20 摩爾定律的終結來自多方面，如投資、市場、設計復摩爾定律的終結來自多方面，如投資、市場、設計復雜性、材料及工藝，雜性、材料及工藝，這里主要談論芯片功耗的作用。這里主要談論芯片功耗的作用。 高功耗產(chǎn)生高溫度，提高了封裝成本，對摩爾定律的高功耗產(chǎn)生高溫度，提高了封裝成本，對摩爾定律的成本按比例減低方面，產(chǎn)生終結效應成本按比例減低方面，產(chǎn)生終結效應。 高功耗產(chǎn)生高溫度，產(chǎn)生了許多新的故障，加大了測高功耗產(chǎn)生高溫度，產(chǎn)生了許多新的故障，加大了測試試復雜度，提高了測試成本，同樣會復雜度，提高了測試成本，同樣會產(chǎn)生終結效應產(chǎn)生終結效應。 芯片及散熱裝置的高功耗，對國民經(jīng)濟的能源安全提芯片及散熱

18、裝置的高功耗，對國民經(jīng)濟的能源安全提出了新的要求，這出了新的要求，這反過來對反過來對摩爾定律產(chǎn)生終結效應。摩爾定律產(chǎn)生終結效應。 高的芯片功耗產(chǎn)生很多副面影響，而為了保證高的芯片功耗產(chǎn)生很多副面影響，而為了保證摩爾定摩爾定律，就要采用律，就要采用低功耗設計，這又反過來加大設計復雜低功耗設計，這又反過來加大設計復雜度，對度，對摩爾定律產(chǎn)生終結效應。摩爾定律產(chǎn)生終結效應。5/31/2022EDA Lab., Tsinghua University21計算機科學發(fā)展與摩爾定律計算機科學發(fā)展與摩爾定律集成電路功耗的組成與提高趨勢集成電路功耗的組成與提高趨勢高功耗對集成電路性能與可靠性的影響高功耗對集成

19、電路性能與可靠性的影響v 供電系統(tǒng)（供電系統(tǒng)（P/G）v 封裝與散熱裝置封裝與散熱裝置v 可靠性可靠性芯片功耗與摩爾定律的終結芯片功耗與摩爾定律的終結與芯片功耗相關的研究熱點與芯片功耗相關的研究熱點5/31/2022EDA Lab., Tsinghua University22漏電流產(chǎn)生的靜態(tài)功耗估計與優(yōu)化，對于便攜漏電流產(chǎn)生的靜態(tài)功耗估計與優(yōu)化，對于便攜設備尤其重要設備尤其重要。動態(tài)功耗方面：芯片的動態(tài)調度、門控時鐘、動態(tài)功耗方面：芯片的動態(tài)調度、門控時鐘、測試功耗優(yōu)化。測試功耗優(yōu)化。電源線電源線/ /地線網(wǎng)絡的設計與優(yōu)化。地線網(wǎng)絡的設計與優(yōu)化。芯片的熱分析（國外最熱的研究方向）。芯片的熱分析（國外最熱的研究方向）。高導熱封裝材料及先進的封裝技術。高導熱封裝材料及先進的封裝技術。5/31/2022EDA Lab., Tsinghua University23 1999-20021999-2002，攻讀博士學位期間，從事，攻讀博士學位期間，從事CMOSCMOS電路動態(tài)功耗估計與優(yōu)化的電路動態(tài)功耗估計與優(yōu)化的研究（在中科院計算所閔應驊研究員的指導下完成）。包括平均與最大研究（在中科院計算所閔應驊研究員的指導下完成）。包括平均與最大動態(tài)功耗快速估計、測試功耗優(yōu)化、最大動態(tài)功耗宏模型的建模、和多動態(tài)功耗