第4章主存儲器邏輯設計

1、第第4章章 主存儲器邏輯設計主存儲器邏輯設計1. 存儲器容量擴展存儲器容量擴展n位擴展位擴展n字擴展字擴展n字位擴展字位擴展2. 存儲控制存儲控制n集中刷新集中刷新n分散刷新分散刷新n異步刷新異步刷新3. 存儲校驗線路存儲校驗線路半導體存儲器的組成與控制半導體存儲器的組成與控制復習（一）復習（一）vRAM存儲器芯片總結存儲器芯片總結 RAM存儲器芯片有多種型號，每一存儲器芯片有多種型號，每一RAM存儲器芯存儲器芯片具有：片具有：n地址線地址線Ai：引腳數(shù)與存儲芯片的單元數(shù)有關；：引腳數(shù)與存儲芯片的單元數(shù)有關；n數(shù)據(jù)線數(shù)據(jù)線Di：引腳數(shù)與存儲芯片的字長有關；：引腳數(shù)與存儲芯片的字長有關；n片選信

2、號片選信號CS：只有：只有CS有效時，芯片才被選中，有效時，芯片才被選中，所連地址線才有效，才能進行讀所連地址線才有效，才能進行讀/寫操作。寫操作。n讀讀/寫信號寫信號WE：為：為0，控制寫入電路進行寫入；，控制寫入電路進行寫入；為為1，控制讀出電路進行讀出。，控制讀出電路進行讀出。n電源線、地線電源線、地線復習（二）復習（二）例例1：某：某RAM芯片，其存儲容量為芯片，其存儲容量為16K8位，問：位，問：（1）該芯片引出線的最小數(shù)目應為多少？）該芯片引出線的最小數(shù)目應為多少？（2）存儲器芯片的地址范圍是什么？）存儲器芯片的地址范圍是什么？解：解：（1）16K=214，所以地址線，所以地址線1

3、4根；字長根；字長8位，所以數(shù)據(jù)線位，所以數(shù)據(jù)線8根。根。14 + 8 + 1 + 1 + 1 + 1 = 26地址線地址線 數(shù)據(jù)線數(shù)據(jù)線 片選片選 讀讀/寫寫 電源線電源線 地線地線（2）存儲器芯片的）存儲器芯片的地址范圍地址范圍為為0000H3FFFH存儲器芯片的地址范圍：存儲器芯片的地址范圍：地址線從全地址線從全“0”到全到全“1”的所有編碼的所有編碼復習（三）復習（三）vSRAM芯片芯片2114（1K4位）位）外特性：外特性：地址端：地址端：21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0

4、A1 A2 CS GNDVccVcc A7 A8 A9 D0 D1 D2 D3 WE A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0（入）入）數(shù)據(jù)端：數(shù)據(jù)端： D3D3D0D0（入入/ /出）出）控制端：控制端：片選片選CSCS= 0 = 0 選中芯片選中芯片= 1 = 1 未選中芯片未選中芯片寫使能寫使能WEWE= 0 = 0 寫寫= 1 = 1 讀讀電源、地電源、地1、存儲器容量擴展、存儲器容量擴展位位擴展擴展 擴展每個存儲單元的位數(shù)擴展每個存儲單元的位數(shù) (擴展擴展寬度寬度)字字擴展擴展 擴展存儲單元的個數(shù)擴展存儲單元的個數(shù) (擴展擴展長度長度)字位字位擴展擴展 兩者的綜

5、合兩者的綜合 (擴展擴展寬度和長度寬度和長度) 假設擴展同種芯片，則需要的芯片假設擴展同種芯片，則需要的芯片 ： 總片數(shù)總容量總片數(shù)總容量/ /（容量（容量/ /片）片） 位擴展位擴展字擴展字擴展字位擴展字位擴展1、存儲器容量擴展、存儲器容量擴展位擴展位擴展例例2 使用使用8K1位位RAM芯片組成芯片組成8K8位的存位的存儲器，畫出邏輯框圖。儲器，畫出邏輯框圖。分析：分析：芯片位數(shù)小于存儲器所要求的位數(shù)，需進行位擴芯片位數(shù)小于存儲器所要求的位數(shù)，需進行位擴展。展。8個芯片的關系是平等的，同時工作，并聯(lián)的，對個芯片的關系是平等的，同時工作，并聯(lián)的，對應的地址一一相連。應的地址一一相連。詳細的連接

6、見下圖：詳細的連接見下圖：I/OI/OI/OI/OI/OI/OCS8K1位位RAM芯片組成芯片組成8K8位的存儲器位的存儲器D0D7數(shù)數(shù)據(jù)據(jù)線線 I/O8K1I/OWEA0A12地地址址線線每片一位組成一個字節(jié)每片一位組成一個字節(jié) 例：用例：用64K1b的存儲器芯片組成的存儲器芯片組成64K8b（64KB）的存儲器。）的存儲器。 采用位擴展方式，需要芯片數(shù)為：采用位擴展方式，需要芯片數(shù)為： = 8片片 每片芯片應有每片芯片應有16根地址線：根地址線：A0 0 A1515， 8片芯片的地址線片芯片的地址線A1515A0 0分別連在一起同分別連在一起同CPU的地址線的地址線A1515 A0 0相連

7、；每片只有一位數(shù)據(jù)線，相連；每片只有一位數(shù)據(jù)線，8片芯片的片芯片的8位數(shù)據(jù)線分別和位數(shù)據(jù)線分別和CPU的的 數(shù)據(jù)線數(shù)據(jù)線D7 7D0 0相連。相連。 當當CPU訪問該存儲器時，其發(fā)出的訪問該存儲器時，其發(fā)出的16位地址同時傳給位地址同時傳給8個芯片，選個芯片，選 中每個芯片的同一單元；中每個芯片的同一單元；CPU發(fā)出的發(fā)出的 讀讀/寫控制信號同時傳給寫控制信號同時傳給8個芯片。個芯片。 該存儲器連接如圖所示。該存儲器連接如圖所示。位擴展總結：位擴展總結：v當構成內存的存儲當構成內存的存儲芯片的字長芯片的字長 內存單元的字長內存單元的字長時，時，就要進行就要進行位擴展位擴展，使每個單元的字長滿足

8、要求。，使每個單元的字長滿足要求。v位擴展位擴展方法方法： 將每片的地址線、片選將每片的地址線、片選CS、讀寫控制線、讀寫控制線并聯(lián)并聯(lián)，數(shù)據(jù)，數(shù)據(jù)線線分別引出分別引出。v位擴展位擴展特點特點： 存儲器的存儲器的單元數(shù)不變，位數(shù)增加單元數(shù)不變，位數(shù)增加。存儲器容量擴展存儲器容量擴展字擴展字擴展例例 使用使用16K8位的位的RAM芯片組成一個芯片組成一個64K8位的存儲器。位的存儲器。分析：分析：芯片芯片的字數(shù)不夠，的字數(shù)不夠，需進行需進行字擴展。字擴展。共需芯片數(shù)目是共需芯片數(shù)目是64K16K4。將。將4片片RAM的地的地址線、數(shù)據(jù)線、讀寫線一一對應并聯(lián)。址線、數(shù)據(jù)線、讀寫線一一對應并聯(lián)。 出

9、現(xiàn)地址線不夠問題，如何解決？出現(xiàn)地址線不夠問題，如何解決？ 可以用高可以用高2位位地址作為選片端。地址作為選片端。詳細的連接見下圖：詳細的連接見下圖： CSWE CSWE CSWE CSWE16K8位的位的RAM芯片組成一個芯片組成一個64K8位的存儲器位的存儲器地地址址端端地地址址端端 CSWE地地址址端端地地址址端端10 例：例： 用用6464K K8b8b的存儲器芯片組成的存儲器芯片組成512K512K8b8b（512KB512KB）的存儲器。）的存儲器。 采用字擴展方式，所需芯片數(shù)為：采用字擴展方式，所需芯片數(shù)為： = 8 片片 每片芯片應有每片芯片應有16根根地址線：地址線：A0 0

10、 - A1515 ；計算機系統(tǒng)有；計算機系統(tǒng)有20根根地址線：地址線： A0 0-A1919 ， 8片芯片的片芯片的地址線地址線A15A0分別連在一起同分別連在一起同CPU的的20位地址線中位地址線中 A15 A0相連；相連； 采用全譯碼方式時，采用全譯碼方式時，高高4位地址線位地址線 A1616 A1919通過譯碼器通過譯碼器譯碼譯碼產生產生 16個片選信號，其中個片選信號，其中8個個分別同分別同8片片芯片的芯片的片選信號片選信號連接；每片只有連接；每片只有8位位 數(shù)據(jù)線，數(shù)據(jù)線，8片芯片的片芯片的8位數(shù)據(jù)線位數(shù)據(jù)線并聯(lián)分別和并聯(lián)分別和CPU的數(shù)據(jù)線的數(shù)據(jù)線D7 7D0 0相連。相連。 采用

11、字擴展法的存儲器連接如圖所示。采用字擴展法的存儲器連接如圖所示。字擴展總結：字擴展總結：v特點特點: 地址空間的擴展。芯片每個單元中的字長滿足，地址空間的擴展。芯片每個單元中的字長滿足，但但單元數(shù)不滿足單元數(shù)不滿足。v擴展原則：擴展原則： 每個芯片的地址線、數(shù)據(jù)線、讀寫控制線每個芯片的地址線、數(shù)據(jù)線、讀寫控制線并并聯(lián)聯(lián)，僅片選端，僅片選端分別引出分別引出，以實現(xiàn)每個芯片占據(jù)不，以實現(xiàn)每個芯片占據(jù)不同的地址范圍。同的地址范圍。存儲器容量擴展存儲器容量擴展字位擴展字位擴展v實際存儲器往往需要在字向、位向兩個方向同時實際存儲器往往需要在字向、位向兩個方向同時擴展。擴展。v一個存儲器的容量為一個存儲器

12、的容量為MN位，若使用位，若使用LK位的位的存儲芯片，則該存儲器共需的芯片個數(shù)為：存儲芯片，則該存儲器共需的芯片個數(shù)為：M NL Kv需解決：需解決： 芯片的選用、芯片的選用、地址分配與片選邏輯、地址分配與片選邏輯、信號線的連接。信號線的連接。要求：要求：1、確定整個存儲器所需的芯片數(shù)及芯片的分、確定整個存儲器所需的芯片數(shù)及芯片的分組情況組情況 ；2、確定存儲器及每組芯片的地址范圍；、確定存儲器及每組芯片的地址范圍；3、說明地址線的分配方法，并畫出存儲器的、說明地址線的分配方法，并畫出存儲器的結構圖。結構圖。2114（1K4）SRAM芯片組成容量為芯片組成容量為4K8的存儲器的存儲器例例4用用

13、2114（1K4）SRAM芯片組成容量為芯片組成容量為4K8的存儲器。的存儲器。2114（1K4）SRAM芯片組成容量為芯片組成容量為4K8的存儲器的存儲器1.計算芯片數(shù)計算芯片數(shù)先擴展位數(shù)，再擴展單元數(shù)。先擴展位數(shù)，再擴展單元數(shù)。 2片片1K4 1K8 4組組1K8 4K8 8片片 分析：分析：整個存儲器所需要芯片數(shù)整個存儲器所需要芯片數(shù)=（48）/ （14）=8片片每組需每組需2114（1K4）SRAM 芯片芯片2片片，共，共4組組。位擴展位擴展2片芯片片芯片CS連在一起，連在一起，4組字擴展組字擴展CS要分開。要分開。2114（1K4）SRAM芯片組成容量為芯片組成容量為4K8的存儲器的

14、存儲器存儲器尋址邏輯存儲器尋址邏輯2.地址分配與片選邏輯地址分配與片選邏輯芯片內的尋址系統(tǒng)芯片內的尋址系統(tǒng)(二級譯碼二級譯碼)芯片外的芯片外的地址分配地址分配與與片選邏輯片選邏輯為芯片分配哪幾位地址，為芯片分配哪幾位地址，以便尋找片內的存儲單元以便尋找片內的存儲單元由哪幾位地址形成芯由哪幾位地址形成芯片選擇邏輯，以便尋片選擇邏輯，以便尋找芯片找芯片存儲空間分配：存儲空間分配：4KB存儲器在存儲器在16位地址空間位地址空間(64KB）中占據(jù)任意中占據(jù)任意連續(xù)區(qū)間。連續(xù)區(qū)間。2114（1K4）SRAM芯片組成容量為芯片組成容量為4K8的存儲器的存儲器A11 A10 A9 A00 0 0 00 0

15、1 10 1 1 11 0 1 10 1 0 01 0 0 01 1 0 01 1 1 1片選片選 芯片地址芯片地址 64KB1K4 1K41K4 1K41K41K41K41K4需需12位地位地址尋址：址尋址：4KBA11A02114芯片為芯片為1K4位，片內尋址需要位，片內尋址需要10根地址線，為根地址線，為A0A9低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯1K1K1K1KA9A0A9A0A9A0A9A0CS0CS1CS2CS3A11A10A11A10A11A10A11A10整個存儲器的

16、地址范圍：整個存儲器的地址范圍：000HFFFH共分為共分為4組，每組的地址范圍為：組，每組的地址范圍為：第一組：第一組：000H3FFH第二組：第二組：400H7FFH第三組：第三組：800HBFFH第四組：第四組：C00HFFFH2114（1K4）SRAM芯片組成容量為芯片組成容量為4K8的存儲器的存儲器2114（1K4）SRAM芯片組成容量為芯片組成容量為4K8的存儲器的存儲器3.連接方式連接方式（1）擴展位數(shù)）擴展位數(shù)（2）擴展單元數(shù)）擴展單元數(shù)（3）連接控制線）連接控制線 （4）形成片選邏輯電路）形成片選邏輯電路11100100v例：某半導體存儲器總容量某半導體存儲器總容量4K4K8

17、 8位。其中位。其中固化區(qū)固化區(qū)2K2K字節(jié)，選用字節(jié)，選用EPROMEPROM芯片芯片27162716（2K2K8 8位）；工作區(qū)位）；工作區(qū)2K2K字節(jié)，選用字節(jié)，選用SRAMSRAM芯芯片片21142114（1K1K4/4/片）。地址總線片）。地址總線A A1515A A0 0（低），雙向數(shù)據(jù)總線（低），雙向數(shù)據(jù)總線D D7 7D D0 0（低）。（低）。2K8 1K4 1K4 1K4 1K4000007FF08000BFF0C000FFF1K81K8設計目標：設計目標：4K8的地址空間的地址空間v片選信號的產生邏輯片選信號的產生邏輯尋找地址空間的尋找地址空間的特征值n4K4K空間需空間

18、需1212位地址，位地址，不用不用n芯片芯片1：000007FF，全部占用為地址信號，全部占用為地址信號，始終為始終為0，此空間外地址的，此空間外地址的必為必為1，故片選邏輯為，故片選邏輯為n芯片芯片2：08000BFF，全部占用為地址信號，全部占用為地址信號，始終為始終為1， 始終為始終為0，故片選邏輯為，故片選邏輯為 n芯片芯片3：0C000FFF，全部占用為地址信號，全部占用為地址信號，始終為始終為1， 始終為始終為1，故片選邏輯為，故片選邏輯為 v設計結果n芯片芯片1 1使用使用1111位地址位地址， 并將并將2K8 1K4 1K4 1K4 1K4000007FF08000BFF0C0

19、00FFF27162114211421142114D74D30R/WCS0CS1CS2A11A11A10A11A10A100A90A90地址地址v 芯片級存儲器邏輯圖應表示出：芯片級存儲器邏輯圖應表示出： n所用存儲芯片。所用存儲芯片。n各芯片的地址線。各芯片的地址線。n片選邏輯。片選邏輯。 注意，芯片的片選信號一般是注意，芯片的片選信號一般是/CS，即即低電平有效，設計往往先從邏輯命題真寫出邏輯式低電平有效，設計往往先從邏輯命題真寫出邏輯式n數(shù)據(jù)線。數(shù)據(jù)總線是雙向總線，數(shù)據(jù)通路寬度數(shù)據(jù)線。數(shù)據(jù)總線是雙向總線，數(shù)據(jù)通路寬度8位。位。ROM芯片數(shù)據(jù)為芯片數(shù)據(jù)為單向輸出。輸出。RAM芯片為芯片為雙

20、向連接。連接。2114每片每片4位，分別連到數(shù)據(jù)線位，分別連到數(shù)據(jù)線D7D4和和D3D0，兩組兩組拼接為為8位。位。 n讀讀/寫控制寫控制R/W。2716沒有沒有R/W輸入端，輸入端，R/W信號信號只送至只送至RAM芯片芯片2114。 思考題：思考題：用用8K8位的位的ROM芯片和芯片和8K4位的位的RAM芯片組成存儲器，按字節(jié)編址，其中芯片組成存儲器，按字節(jié)編址，其中RAM的地址為的地址為2000H7FFFH，ROM的地址為的地址為C000HFFFFH，畫出此存儲器組成結構圖，畫出此存儲器組成結構圖及與及與CPU的連接圖。的連接圖。解題提示：解題提示：ROM芯片在聯(lián)機工作中是只讀不寫，即單向

21、輸出，無芯片在聯(lián)機工作中是只讀不寫，即單向輸出，無WE線。線。RAM芯片可讀可寫，雙向連接。芯片可讀可寫，雙向連接。思考題：思考題：1.計算容量和芯片數(shù)計算容量和芯片數(shù)高位地址高位地址A15A14A13為為001011，RAM的容量為的容量為8K3=24K，需要需要8K4位的位的RAM芯片芯片6片片。RAM區(qū)：地址范圍展開為區(qū)：地址范圍展開為 0010 0000 0000 0000 0111 1111 1111 1111RAM單個芯片的容量為單個芯片的容量為8K=2130111 1111 1111 11110010 0000 0000 0000ROM區(qū)：區(qū)： 末地址首地址末地址首地址=FFFF

22、H C000H=3FFFH所以所以ROM的容量為的容量為214=16K，需要，需要8K8位的位的ROM芯片芯片2片片。高位地址高位地址A15A14A13為為110111 ROM的地址范圍展開為的地址范圍展開為1111 1111 1111 11111100 0000 0000 0000CS1 A15A14A13CS3 A15A14A13CS6 A15A14A13CS7 A15A14A130 0 1 1 1思考題：思考題：A15A14A13A12A00 0 1 0 0 1 1 0 1 1 1 1 0 0 0低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。選用選用

23、3:8譯碼器（譯碼器（74LS138）40KB需需16位地位地址尋址：址尋址：RAMA15A0ROM64KB8K88K48K48K48K48K48K48K80 1 00 1 00 1 10 1 11 1 11 1 1片選信號片選信號 片選邏輯片選邏輯CS2 A15A14A13存儲系統(tǒng)存儲系統(tǒng)vCPU與主存與主存n巨大的性能差距巨大的性能差距Memory Wallv提高訪存效率的途徑提高訪存效率的途徑n增強存儲器的性能增強存儲器的性能n增加存儲器字長增加存儲器字長n采用并行操作的雙端口存儲器采用并行操作的雙端口存儲器n每個周期存取多個字每個周期存取多個字nCPU與主存之間插入高速的與主存之間插入

24、高速的Cache存儲系統(tǒng)存儲系統(tǒng)CACHE主存（內存）主存（內存）輔存（外存）輔存（外存）v根據(jù)各種存儲器的存儲根據(jù)各種存儲器的存儲容量、存取速度和價格容量、存取速度和價格比的不同，將它們按照比的不同，將它們按照一定的體系結構組織起一定的體系結構組織起來，使所放的程序和數(shù)來，使所放的程序和數(shù)據(jù)按照一定的層次分布據(jù)按照一定的層次分布在各種存儲器中。在各種存儲器中。CPU Cache是為彌補主存速度的不足，在是為彌補主存速度的不足，在CPU 和主存和主存之間設置的高速、小容量的緩沖存儲器。之間設置的高速、小容量的緩沖存儲器。 組成組成: 小容量的小容量的SRAM和高速緩存控制器組成。和高速緩存控制

25、器組成。 功能：將功能：將CPU當前快要用到的部分數(shù)據(jù)塊由主存當前快要用到的部分數(shù)據(jù)塊由主存復制到容量小、速度快的復制到容量小、速度快的SRAM中，由中，由SRAM向向CPU直接提供它所需要的數(shù)據(jù)。直接提供它所需要的數(shù)據(jù)。高速緩沖存儲器（高速緩沖存儲器（CacheCache） 為了使為了使CPU不至因為等待存儲器讀寫操作的完成不至因為等待存儲器讀寫操作的完成而無事可做，可以采取一些加速而無事可做，可以采取一些加速CPU和存儲器之間和存儲器之間有效傳輸?shù)奶厥獯胧?。實現(xiàn)的途徑有：有效傳輸?shù)奶厥獯胧崿F(xiàn)的途徑有：1)主存儲器采用更高速的技術來縮短存儲器的讀出時主存儲器采用更高速的技術來縮短存儲器的

26、讀出時間，或加長存儲器的字長；間，或加長存儲器的字長；2)采用并行操作的雙端口存儲器；采用并行操作的雙端口存儲器；3)在在CPU和主存儲器之間插入一個高速緩沖存儲器和主存儲器之間插入一個高速緩沖存儲器(cache)，以縮短讀出時間；以縮短讀出時間；4)4)在每個存儲器周期中存取幾個字。在每個存儲器周期中存取幾個字。 高速緩沖存儲器（高速緩沖存儲器（CacheCache）圖4 -39 CPU存儲器系統(tǒng)的關系Cache的基本原理的基本原理v 介于介于CPU與主存之間與主存之間v 基于高速的基于高速的SRAMv 小容量、高速度小容量、高速度v 硬件實現(xiàn)的管理功能硬件實現(xiàn)的管理功能v 對程序員透明對程

27、序員透明可以集成到可以集成到CPU中中一種高速緩沖器，解決一種高速緩沖器，解決CPU與主存之間速度不與主存之間速度不匹配的一項技術匹配的一項技術Cache的基本原理的基本原理v讀操作讀操作nCPU發(fā)送地址到發(fā)送地址到Cache/主存主存nCache命中則直接讀出數(shù)據(jù)命中則直接讀出數(shù)據(jù)n否則主存將數(shù)據(jù)送至否則主存將數(shù)據(jù)送至CPU和和Cache圖4 -40 cache原理圖主存主存 Cache以塊為單位，即：復制目標存以塊為單位，即：復制目標存取字在內的一塊數(shù)據(jù)取字在內的一塊數(shù)據(jù)目的：下次讀取時可以直接訪目的：下次讀取時可以直接訪問問CacheCache的基本原理的基本原理v程序局部性原理程序局部

28、性原理CPU訪問存儲器時，無論是取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中。v兩種不同類型的局部性兩種不同類型的局部性n 時間局部性（時間局部性（Temporal Locality）：如果一個信息項正在）：如果一個信息項正在被訪問，那么在近期它很可能還會被再次訪問。程序循環(huán)、被訪問，那么在近期它很可能還會被再次訪問。程序循環(huán)、堆棧等是產生時間局部性的原因。堆棧等是產生時間局部性的原因。n 空間局部性（空間局部性（Spatial Locality）：在最近的將來將用到的）：在最近的將來將用到的信息很可能與現(xiàn)在正在使用的信息在空間地址上是臨近的。信息很可能與現(xiàn)在正在使用的

29、信息在空間地址上是臨近的。指令的順序執(zhí)行、數(shù)組的連續(xù)存放等是產生空間局部性的原指令的順序執(zhí)行、數(shù)組的連續(xù)存放等是產生空間局部性的原因。因。 Cache的基本原理的基本原理v帕雷托法則帕雷托法則（Pareto principle），也稱為），也稱為80/20法法則，此法則指在眾多現(xiàn)象中，則，此法則指在眾多現(xiàn)象中，80%的結果取決于的結果取決于20%的原因，而這一法則在很多方面被廣泛的應的原因，而這一法則在很多方面被廣泛的應用。用。 v在計算機科學里，帕雷托法則可借由觀察在計算機科學里，帕雷托法則可借由觀察80%的的資源是由資源是由20%所操作使用，來最佳化資源。在軟所操作使用，來最佳化資源。在軟

30、件工程上，常有接近件工程上，常有接近90%的電腦程序執(zhí)行次數(shù)花的電腦程序執(zhí)行次數(shù)花費在費在10%的程式源代碼執(zhí)行。在圖書資訊學里，的程式源代碼執(zhí)行。在圖書資訊學里，一間圖書館的一間圖書館的20%館藏是由館藏是由80%的讀者所借閱。的讀者所借閱。 Cache的基本原理的基本原理vCache的組成的組成n基于基于SRAM的存儲實體的存儲實體n硬件控制邏輯硬件控制邏輯v存取單位存取單位nCPU與與Cache之間的數(shù)之間的數(shù)據(jù)交換以字為單位據(jù)交換以字為單位nCache與主存之間的數(shù)與主存之間的數(shù)據(jù)交換以塊為單位，一據(jù)交換以塊為單位，一個塊由若干字組成，是個塊由若干字組成，是定長的。定長的。圖4 -40

31、 cache原理圖Cache的基本原理的基本原理v數(shù)據(jù)塊數(shù)據(jù)塊nCache與主存之間的數(shù)與主存之間的數(shù)據(jù)交換單位據(jù)交換單位n主存單元的邏輯劃分主存單元的邏輯劃分n主存中的塊對應主存中的塊對應Cache中的行，二者長度相等中的行，二者長度相等且固定且固定一一對應一一對應n數(shù)據(jù)字地址被劃分為數(shù)據(jù)字地址被劃分為塊塊號號/行標記行標記和和塊塊/行內部行內部地址地址兩部分兩部分Cache主存主存標記標記塊塊行行命中：地址的塊號與某一命中：地址的塊號與某一行的行標記匹配行的行標記匹配主存與主存與Cache的地址映射的地址映射Cache主存主存標記標記塊塊行行?主存標記主存標記Cache塊號塊號塊內地址塊內

32、地址主存塊號主存塊號主存地址主存地址7位位4位位9位位Cache塊號塊號塊內地址塊內地址cache地址地址4位位9位位圖4 -40 cache原理圖主存與主存與Cache的地址映射的地址映射v地址映射地址映射n建立主存數(shù)據(jù)塊與建立主存數(shù)據(jù)塊與Cache行，行，以及主存地址與以及主存地址與Cache存儲存儲單元的對應關系單元的對應關系n利用硬件實現(xiàn)利用硬件實現(xiàn)n對對CPU/程序員透明程序員透明v映射策略映射策略n全相聯(lián)映射全相聯(lián)映射n直接映射直接映射n組相聯(lián)映射組相聯(lián)映射主存與主存與Cache的地址映射的地址映射v直接映射直接映射n主存中的某個字塊只能緩主存中的某個字塊只能緩存與存與Cache中

33、的特定行中的特定行n利用利用模運算模運算克服克服Cache與與主存的容量差距，主存的容量差距，模即為模即為Cache中的行數(shù)中的行數(shù)v例如：例如：n對于對于4行行Cache而言，主存而言，主存中的第中的第0、4、8、16塊塊均只能緩存于第均只能緩存于第0行行主存與主存與Cache的地址映射的地址映射v 直接映射實例直接映射實例 主存為主存為1MB，劃分，劃分2048塊；塊；Cache容量容量為為8KB，直接映射，直接映射Cache如何設計？如何設計？1. 主存容量為主存容量為1MB，塊內容量，塊內容量512B。Cache容量容量為為8KB，行容量為，行容量為512B，共，共16行。行。2. 主

34、存可以劃分為主存可以劃分為2048/16=128個區(qū)，每區(qū)含個區(qū)，每區(qū)含16塊。總地址為塊。總地址為20位；其中塊內地址位；其中塊內地址9位，位，4位位地址作為區(qū)內編號（地址），高地址作為區(qū)內編號（地址），高7位作為區(qū)編位作為區(qū)編號。號。區(qū)編號作為行標記存儲。區(qū)編號作為行標記存儲。主存與主存與Cache的地址映射的地址映射v 直接映射實例直接映射實例3.讀過程讀過程nCPU給出給出20位地址。位地址。nCache利用中間利用中間4位的區(qū)內編號確定目標行。位的區(qū)內編號確定目標行。nCache將高將高7位的區(qū)編號與該行的標記進行比較。位的區(qū)編號與該行的標記進行比較。n命中則利用低命中則利用低9位的

35、塊（行）內地址完成訪問。位的塊（行）內地址完成訪問。n否則從主存讀出數(shù)據(jù)并復制數(shù)據(jù)塊到否則從主存讀出數(shù)據(jù)并復制數(shù)據(jù)塊到Cache。例如：地址0000000 1000 XXXXXXXXX對應某區(qū)的第8塊和Cache的第8行，只要該行標記為0000000，則表示第0區(qū)的第8行位于Cache中，即命中主存地址主存地址 i = j mod ni = j mod n相當于將主存的地址空間按相當于將主存的地址空間按CacheCache的空間大小分區(qū)，每的空間大小分區(qū)，每 個區(qū)內可按個區(qū)內可按CacheCache塊號編號，這樣主存地址結構如下：塊號編號，這樣主存地址結構如下： “ “區(qū)號區(qū)號”作為標記（表示

36、為作為標記（表示為TagTag）存放在）存放在“地址映像表地址映像表”中，用于判中，用于判斷是斷是 否命中；否命中； “ “塊號塊號”是區(qū)內塊號，同是區(qū)內塊號，同CacheCache塊號，用于直接查塊號，用于直接查“地址映像表地址映像表”（用（用作作 查表索引），以及在查表索引），以及在CacheCache中進行中進行“塊尋址塊尋址”； “ “塊內地址塊內地址”用于在塊內選擇字或字節(jié)（表示為用于在塊內選擇字或字節(jié)（表示為BSBS）；）；例如例如 一塊有一塊有10241024個字（個字（1616位）或字節(jié)，則塊內地址為位）或字節(jié)，則塊內地址為1010位（位（10241024個字個字節(jié)）或節(jié)）或1

37、111位（位（10241024個字）。在上例中，主存地址中區(qū)號為個字）。在上例中，主存地址中區(qū)號為5 5位，塊號為位，塊號為3 3位，塊內地址為位，塊內地址為1010位（塊內字地址）共位（塊內字地址）共1818位。位。主存塊號主存塊號直接映像的訪存過程直接映像的訪存過程 訪存過程以圖表示。訪存過程以圖表示。 直接映像方式下的直接映像方式下的CacheCache內容由調入內容由調入的數(shù)據(jù)和調入塊的主存的數(shù)據(jù)和調入塊的主存 （稱為（稱為“”）組成。）組成。 訪問存儲器時給出主存地址，由區(qū)號（標記）、塊號和塊內地址訪問存儲器時給出主存地址，由區(qū)號（標記）、塊號和塊內地址 組成，以塊號到組成，以塊號到

38、CacheCache中檢索到該塊號所對應塊，取出標記部分同主存中檢索到該塊號所對應塊，取出標記部分同主存 地址中的標記（區(qū)號）送比較器進行比較：地址中的標記（區(qū)號）送比較器進行比較： ，說明被命中，由該塊號加上塊內地址構成的，說明被命中，由該塊號加上塊內地址構成的CacheCache地址訪地址訪 問問CacheCache。 ，說明未被命中，則以主存地址訪問主存，并把主存中該，說明未被命中，則以主存地址訪問主存，并把主存中該 塊數(shù)據(jù)調入填補空塊（直接映像只能調入指定塊內，不需要采用替換塊數(shù)據(jù)調入填補空塊（直接映像只能調入指定塊內，不需要采用替換 策略）或替換原有的副本，且修改標記值。策略）或替換

39、原有的副本，且修改標記值。 例例4-1：設在直接映像的設在直接映像的Cache中，主存地址的區(qū)號中，主存地址的區(qū)號5位，塊位，塊號號3位，位，CPU訪存過程中，依次訪問主存單元高訪存過程中，依次訪問主存單元高8位地址為：位地址為： 00010110，00011010，00010110，00011010，00010000，00000 011，00010000，00010010。 要求寫出每次訪問后要求寫出每次訪問后CacheCache中的內容中的內容。 解：解：（1 1） 開始工作時開始工作時CacheCache的初始狀態(tài)如表的初始狀態(tài)如表 （2 2） 訪問訪問00101100010110，Y0

40、0010（00010110） Cache中塊地址為中塊地址為110的塊內無數(shù)據(jù)的塊內無數(shù)據(jù)有效有效位為位為N，未命中，訪問主存，將主存塊號，未命中，訪問主存，將主存塊號00010110的內容調入的內容調入Cache 塊地址為塊地址為110的數(shù)據(jù)段中后，的數(shù)據(jù)段中后，Cache中塊地址為中塊地址為110的有效位寫為的有效位寫為Y，標，標記字段寫入記字段寫入00010。Cache內容如下表所示內容如下表所示，（，（0001011000010110）表示塊內表示塊內容容）。）。 （3 3）訪問）訪問0001101000011010，Y00011 （00011010） Cache Cache中塊地址為

41、中塊地址為010010的塊內無數(shù)據(jù)的塊內無數(shù)據(jù)有效有效 位為位為N N，未命中，訪問主存，將主存塊號，未命中，訪問主存，將主存塊號0001101000011010的內容調入的內容調入CacheCache 塊地址為塊地址為010010的數(shù)據(jù)段中后，的數(shù)據(jù)段中后，CacheCache中塊地址為中塊地址為010010的有效位寫為的有效位寫為Y Y， 標記字段寫入標記字段寫入0001100011，CacheCache內容如下表所示，（內容如下表所示，（0001101000011010）表示塊表示塊 內容）。內容）。 （4 4） 訪問訪問0001011000010110命中，訪問命中，訪問CacheCa

42、che，CacheCache中內容不變；中內容不變； （5 5） 訪問訪問0001101000011010命中，訪問命中，訪問CacheCache，CacheCache中內容不變；中內容不變； （6 6） 訪問訪問0001000000010000， Cache Cache中塊地址為中塊地址為000000的塊內無數(shù)據(jù)的塊內無數(shù)據(jù)有效有效 位為位為N N，未命中，訪問主存，將主存塊號，未命中，訪問主存，將主存塊號0001000000010000的內容調入的內容調入CacheCache 塊地址為塊地址為000000的數(shù)據(jù)段中后，的數(shù)據(jù)段中后，CacheCache中塊地址為中塊地址為000000的有效

43、位寫為的有效位寫為Y Y，標，標 記字段寫入記字段寫入0001000010，CacheCache內容如下表所示。，（內容如下表所示。，（00010000001000）表示塊表示塊 內容）。內容）。Y00010（00010000） （7 7） 訪問訪問0000001100000011， Cache Cache中塊地址為中塊地址為011011的塊內無數(shù)據(jù)的塊內無數(shù)據(jù)有效位有效位 為為N N，未命中，訪問主存，將主存塊號，未命中，訪問主存，將主存塊號0000001100000011的內容調入的內容調入CacheCache 塊地塊地 址為址為011011的數(shù)據(jù)段中后，的數(shù)據(jù)段中后，CacheCache

44、中塊地址為中塊地址為011011的有效位寫為的有效位寫為Y Y，標記字，標記字 段寫入段寫入0000000000，CacheCache內容如下表所示。內容如下表所示。（00000011） Y 00000 （8 8）訪問）訪問0001000000010000命中，訪問命中，訪問CacheCache，CacheCache中內容不變；中內容不變； （9 9）訪問）訪問0001001000010010， Cache Cache中塊地址為中塊地址為010010的塊標記為的塊標記為00011000100001100010 ，未命中，訪問主存，以（，未命中，訪問主存，以（0001001000010010）替

45、換（）替換（0001101000011010），修改標記），修改標記 為為0001000010，CacheCache內容如表所示。內容如表所示。00010（00010010）直接映像的特點直接映像的特點 直接映像的地址變換速度快；直接映像的地址變換速度快； 不涉及替換策略；不涉及替換策略； 實現(xiàn)的硬件簡單，成本低；實現(xiàn)的硬件簡單，成本低； 缺點是每一主存塊只能調入缺點是每一主存塊只能調入CacheCache中某一指定的區(qū)域，中某一指定的區(qū)域，塊沖突的概率高，塊沖突的概率高，CacheCache的效率低；的效率低；主存與主存與Cache的地址映射的地址映射v全相聯(lián)映射全相聯(lián)映射n主存中的每一個字

46、主存中的每一個字塊映像到塊映像到cache中中的任意一行的任意一行n塊號即為行標記塊號即為行標記主存與主存與Cache的地址映射的地址映射v 全相聯(lián)映射實例全相聯(lián)映射實例 主存為主存為1MB，劃分，劃分2048塊；塊；Cache容量為容量為8KB，全相聯(lián)全相聯(lián)Cache如何設計？如何設計？1. 主存容量為主存容量為1MB，塊內容量，塊內容量512B。主存地址為。主存地址為20位；位；其中塊地址其中塊地址11位，塊內地址位，塊內地址9位。位。2. Cache容量為容量為8KB，行容量為，行容量為512B，共，共16行。行內地行。行內地址址9位。位。3. Cache中各行標記為中各行標記為11位，

47、對應主存中的數(shù)據(jù)塊編號位，對應主存中的數(shù)據(jù)塊編號（地址）。（地址）。主存與主存與Cache的地址映射的地址映射v全相聯(lián)映射實例全相聯(lián)映射實例4.讀過程讀過程nCPU給出給出20位地址。位地址。nCache將高將高11位的塊地址與所有位的塊地址與所有各行的標記進行比較。各行的標記進行比較。n命中則將低命中則將低9位的塊（行）內地位的塊（行）內地址送入址送入Cache完成訪問。完成訪問。n否則從主存讀出數(shù)據(jù)并復制數(shù)否則從主存讀出數(shù)據(jù)并復制數(shù)據(jù)塊到據(jù)塊到Cache。圖4 -40 cache原理圖優(yōu)點：存放位置靈活，命中率高優(yōu)點：存放位置靈活，命中率高缺點：當缺點：當Cache或主存規(guī)模很大時，塊地址

48、比較過程非常復雜，或主存規(guī)模很大時，塊地址比較過程非常復雜，硬件實現(xiàn)復雜度高。硬件實現(xiàn)復雜度高。結論：全相聯(lián)映射僅適用于小容量的結論：全相聯(lián)映射僅適用于小容量的Cache設計設計全相聯(lián)映像下的訪存過程全相聯(lián)映像下的訪存過程訪存過程訪存過程 以圖表示。以圖表示。 Cache Cache由存放從主存調入的數(shù)據(jù)和調入塊的主存塊號（作為由存放從主存調入的數(shù)據(jù)和調入塊的主存塊號（作為“標記標記”）組成；）組成；CPUCPU訪問存儲器時，給出由訪問存儲器時，給出由“主存塊號主存塊號”及及“塊內地址塊內地址”組成的主存地址。將主存地址中的標記依次組成的主存地址。將主存地址中的標記依次分別同分別同CacheC

49、ache中的各標記送比較器比較中的各標記送比較器比較： 若有一個相等若有一個相等，說明被命中，由說明被命中，由主存塊號主存塊號轉換為轉換為CacheCache塊號塊號，同，同 主存地址中的塊內地址主存地址中的塊內地址組合為組合為CacheCache地址訪問地址訪問CacheCache； 若無一個相等若無一個相等，說明未被命中，則以主存塊地址說明未被命中，則以主存塊地址訪問主存訪問主存，并，并 在在CacheCache中各塊未充滿情況下，則將該中各塊未充滿情況下，則將該塊數(shù)據(jù)調入到塊數(shù)據(jù)調入到CacheCache 任意空任意空 塊塊中，或在中，或在CacheCache中各塊都已充滿情況下，則采用

50、一定的中各塊都已充滿情況下，則采用一定的替換算法替換算法 替換替換掉掉CacheCache中某一塊中某一塊，然后把該塊的主存塊號作為新標記寫入到，然后把該塊的主存塊號作為新標記寫入到 Cache Cache中該塊的標記處以中該塊的標記處以修改標記修改標記。全相聯(lián)映像的特點全相聯(lián)映像的特點 全相聯(lián)映像在全相聯(lián)映像在CacheCache中各塊全部裝滿時才會出現(xiàn)塊沖突，中各塊全部裝滿時才會出現(xiàn)塊沖突，可以靈活地進行塊的分配，所以塊沖突概率低；可以靈活地進行塊的分配，所以塊沖突概率低； Cache Cache的利用率高；的利用率高； 標記檢查速度慢，控制復雜，比較電路較難實現(xiàn)；標記檢查速度慢，控制復雜

51、，比較電路較難實現(xiàn)； 用硬件來實現(xiàn)替換算法；用硬件來實現(xiàn)替換算法； 適用于容量較小的適用于容量較小的CacheCache中，使參與比較的標記較少、比中，使參與比較的標記較少、比較電路相應簡單、檢索速度也不會太長。較電路相應簡單、檢索速度也不會太長。 例：例：設在全相聯(lián)映像的設在全相聯(lián)映像的CacheCache中，主存地址塊號中，主存地址塊號8 8位，位，CacheCache塊塊號號3 3位，位，CPUCPU在訪存過程中依次訪問主存單元的高在訪存過程中依次訪問主存單元的高8 8位地址為：位地址為： 0001011000010110，0001101000011010，000101100001011

52、0，0001101000011010，0001000000010000，0000001100000011，0001000000010000，0001001000010010。 要求畫出全相聯(lián)映像下完成上述訪問后要求畫出全相聯(lián)映像下完成上述訪問后CacheCache的調入塊的分配的調入塊的分配情況，并同直接映像的分配情況作對比。情況，并同直接映像的分配情況作對比。 解：解：為簡單起見，把被訪問的為簡單起見，把被訪問的8 8個主存單元的塊地址依次用十進制表示個主存單元的塊地址依次用十進制表示 為：為：2222、2626、2222、2626、1616、3 3、1616、18,18,省略省略Cache

53、Cache標記等，根據(jù)例標記等，根據(jù)例4-14-1的的 分析，可畫出直接映像方式下分析，可畫出直接映像方式下CacheCache中的塊分配情況如圖中的塊分配情況如圖4-194-19所示，第所示，第8 8 次訪問時，雖然次訪問時，雖然CacheCache中中8 8塊僅裝入了塊僅裝入了4 4塊，但還是發(fā)生了塊沖突，因為塊，但還是發(fā)生了塊沖突，因為1818 mod 8 = 26 mod 8 mod 8 = 26 mod 8必須進行替換操作。必須進行替換操作。18同樣，可畫出全相聯(lián)映像方式下同樣，可畫出全相聯(lián)映像方式下CacheCache中的塊分配情況如圖中的塊分配情況如圖4- 4-2020所示，從圖

54、可見，所示，從圖可見，8 8次訪問后，次訪問后，CacheCache未被裝滿，不會發(fā)生未被裝滿，不會發(fā)生塊沖突。塊沖突。22222622262226222616222616 3 222616 3222616 318主存與主存與Cache的地址映射的地址映射v組相聯(lián)映射組相聯(lián)映射nCache被劃分為被劃分為 組，每組包含組，每組包含 行行（稱為（稱為v路）路）n以以 為模確定數(shù)據(jù)塊緩存的目標組為模確定數(shù)據(jù)塊緩存的目標組n數(shù)據(jù)塊可以存儲于目標組的任意一行數(shù)據(jù)塊可以存儲于目標組的任意一行與直接映射相與直接映射相比，將行擴展比，將行擴展為組為組主存與主存與Cache的地址映射的地址映射v 組相聯(lián)映射實

55、例組相聯(lián)映射實例 主存為主存為1MB，劃分，劃分2048塊；塊；Cache容量為容量為8KB，組相聯(lián)組相聯(lián)Cache如何設計？如何設計？ （假設每組包含（假設每組包含2行，行，即即2路組相聯(lián)路組相聯(lián)Cache）1. 主存容量為主存容量為1MB，塊內容量，塊內容量512B。Cache容量為容量為8KB，行容量為行容量為512B，共，共16行，行，8組。組。2. 主存可以劃分為主存可以劃分為2048/8=256個區(qū)?？偟刂窞閭€區(qū)?？偟刂窞?0位；其位；其中塊內地址中塊內地址9位，位， 3位地址為組編號，位地址為組編號， 高高8位地址作為位地址作為區(qū)編號（組內塊編號）。區(qū)編號（組內塊編號）。區(qū)編號作

56、為行標記存儲。區(qū)編號作為行標記存儲。主存與主存與Cache的地址映射的地址映射v組相聯(lián)映射實例組相聯(lián)映射實例3.讀過程讀過程nCPU給出給出20位地址。位地址。nCache利用中間利用中間3位的組編號確定目標組。位的組編號確定目標組。nCache將高將高8位的區(qū)編號與組內各行的標記比較。位的區(qū)編號與組內各行的標記比較。n命中則利用低命中則利用低9位的塊（行）內地址完成訪問。位的塊（行）內地址完成訪問。n否則從主存讀出數(shù)據(jù)并復制數(shù)據(jù)塊到否則從主存讀出數(shù)據(jù)并復制數(shù)據(jù)塊到Cache。全相聯(lián)與直接映射的混合體，將逐行匹配工作局限于組內，全相聯(lián)與直接映射的混合體，將逐行匹配工作局限于組內，兼具靈活性和易

57、于實現(xiàn)等優(yōu)點兼具靈活性和易于實現(xiàn)等優(yōu)點例如：地址00000000 100 XXXXXXXXX對應某區(qū)的第4塊和Cache的第4組（第6、7行），只要兩行標記之一為00000000，則表示第0區(qū)的第8行位于Cache中，即命中主存和主存和CacheCache的地址結構的地址結構 組相聯(lián)映像中主存地址結構為：組相聯(lián)映像中主存地址結構為： Cache地址結構為：地址結構為： Cache地址中塊內地址和組號部分直接取自主存地址。組內地址即地址中塊內地址和組號部分直接取自主存地址。組內地址即 組內塊號是查找地址映像表的結果。組內塊號是查找地址映像表的結果。 組相聯(lián)地址映像表又稱為組相聯(lián)地址映像表又稱為“

58、塊表塊表”。用來檢索。用來檢索Cache是否被命中，是否被命中， 形成命中塊的形成命中塊的Cache地址，地址， “塊表塊表”如下圖所示。如下圖所示。 檢索標記包括二部分檢索標記包括二部分： 區(qū)號標記區(qū)號標記和和組內塊號標記組內塊號標記。 訪存時，根據(jù)主存地址中組號在訪存時，根據(jù)主存地址中組號在“地址映像表地址映像表”中的該組對應的中的該組對應的表表 項中項中 ，查找有無和主存地址的區(qū)號和組內塊號相同的主存區(qū)號標記，查找有無和主存地址的區(qū)號和組內塊號相同的主存區(qū)號標記 和組內塊號標記：和組內塊號標記： 若有若有，表示表示Cache被被命中命中，將對應的將對應的Cache塊號取出，形成塊號取出，

59、形成Cache 地址地址訪問訪問Cache。 若無，若無，表示表示Cache未被命中未被命中，在對在對主存進行訪問主存進行訪問同時，將主存中對同時，將主存中對 應塊應塊調入調入Cache中相應組中相應組的的一塊一塊中，并在地址映像表中對應中，并在地址映像表中對應Cache塊塊 號標記處寫入主存區(qū)號、組內塊號，改變地址映像關系。號標記處寫入主存區(qū)號、組內塊號，改變地址映像關系。 主存塊存入主存塊存入Cache中哪一組是由直接映像規(guī)定的，關于存入該組中中哪一組是由直接映像規(guī)定的，關于存入該組中 哪一塊是由全相聯(lián)映像規(guī)定，這里也涉及替換操作及替換算法。哪一塊是由全相聯(lián)映像規(guī)定，這里也涉及替換操作及替

60、換算法。 例例 設兩路組相聯(lián)映像設兩路組相聯(lián)映像CacheCache中，主存塊地址（塊號）中，主存塊地址（塊號）8 8位，位，CacheCache塊號塊號3 3位，分區(qū)分組情況同圖位，分區(qū)分組情況同圖4-214-21，CPUCPU在訪存過程中，依次訪問在訪存過程中，依次訪問主存單元的兩主存單元的兩8 8位地址（塊地址）為：位地址（塊地址）為： 00010110 00010110（2222），），0001101000011010（2626），），0001011000010110（2222），），0001101000011010（2626），），0001000000010000（1616），），0