第8章 組合邏輯電路教材_第1頁(yè)
第8章 組合邏輯電路教材_第2頁(yè)
第8章 組合邏輯電路教材_第3頁(yè)
第8章 組合邏輯電路教材_第4頁(yè)
第8章 組合邏輯電路教材_第5頁(yè)
已閱讀5頁(yè),還剩67頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、考試需知考試時(shí)間:考試時(shí)間: 2015年年6月月25日,第日,第16周周四,周周四,7、8節(jié)節(jié)考試地點(diǎn):考試地點(diǎn):學(xué)院樓學(xué)院樓B座座139 動(dòng)力動(dòng)力131(31)、暖)、暖131(前(前24) 基礎(chǔ)樓基礎(chǔ)樓A座座307 暖暖131(后(后14)、暖)、暖132(40)考試范圍:考試范圍: PPT內(nèi)容,課本例題、公式、作業(yè)題內(nèi)容,課本例題、公式、作業(yè)題考試形式:考試形式: 一紙開(kāi)一紙開(kāi) 不能帶課本!不能帶課本! 不能交頭接耳!不能交頭接耳! 手機(jī)關(guān)機(jī)!手機(jī)關(guān)機(jī)! 不能帶各種電子設(shè)備、計(jì)算器!不能帶各種電子設(shè)備、計(jì)算器!不要咬文嚼字!不要咬文嚼字!不要自作聰明!不要自作聰明!8.1 數(shù)字電路基礎(chǔ)數(shù)

2、字電路基礎(chǔ)8.3 邏輯函數(shù)及化簡(jiǎn)邏輯函數(shù)及化簡(jiǎn)8.2 邏輯邏輯門電路門電路第第 8 章章 組合邏輯電路組合邏輯電路 8.4 組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路的分析和設(shè)計(jì)8.5 組合邏輯部件組合邏輯部件一類稱為模擬信號(hào),它一類稱為模擬信號(hào),它是指時(shí)間上和數(shù)值上的變化是指時(shí)間上和數(shù)值上的變化都是連續(xù)平滑的信號(hào),如圖都是連續(xù)平滑的信號(hào),如圖( (a) )中的正弦信號(hào),處理模擬中的正弦信號(hào),處理模擬信號(hào)的電路叫做模擬電路。信號(hào)的電路叫做模擬電路。電子電路中的信號(hào)分為兩大類電子電路中的信號(hào)分為兩大類:一類稱為數(shù)字信號(hào),它一類稱為數(shù)字信號(hào),它是指時(shí)間上和數(shù)值上的變化是指時(shí)間上和數(shù)值上的變化都是不連續(xù)的

3、,如圖都是不連續(xù)的,如圖( (b) )中中的信號(hào),處理數(shù)字信號(hào)的電的信號(hào),處理數(shù)字信號(hào)的電路稱為數(shù)字電路。路稱為數(shù)字電路。( (b) )( (a) )8.1 數(shù)字電路基礎(chǔ)數(shù)字電路基礎(chǔ)邏輯電路邏輯電路組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取決現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入于現(xiàn)時(shí)的輸入除與現(xiàn)時(shí)輸入有關(guān)除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài)有關(guān)外還與原狀態(tài)有關(guān)電路電路 結(jié)構(gòu)結(jié)構(gòu)輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系8.1 .1 邏輯代數(shù)邏輯代數(shù)l 邏輯變量(自變量)邏輯變量(自變量) 普通代數(shù)的自變量具有一定取值范圍,表達(dá)某一意義。普通代數(shù)的自變量具有一定取值范圍,表達(dá)某一意義。 例

4、如時(shí)間例如時(shí)間 t ,取值范圍,取值范圍 0, + ) ,表示時(shí)間的變化。,表示時(shí)間的變化。 邏輯變量的取值范圍為邏輯變量的取值范圍為 0 和和 1 ,表示兩種狀態(tài)。,表示兩種狀態(tài)。l 邏輯函數(shù)(因變量)邏輯函數(shù)(因變量) 普通是隨著它的自變量變化的因變量,具有一定的值域。普通是隨著它的自變量變化的因變量,具有一定的值域。 邏輯函數(shù)是隨著邏輯變量變化的函數(shù),它的值域?yàn)檫壿嫼瘮?shù)是隨著邏輯變量變化的函數(shù),它的值域?yàn)?0 和和 1 。CBA,),(CBAF 與門國(guó)標(biāo)符號(hào)與門國(guó)標(biāo)符號(hào)與門國(guó)際流行符號(hào)與門國(guó)際流行符號(hào)ABBAF ABF 8.1.2 基本邏輯運(yùn)算基本邏輯運(yùn)算AB&表 與邏輯舉例狀態(tài)

5、表開(kāi)關(guān)開(kāi)關(guān)S1開(kāi)關(guān)開(kāi)關(guān)S2燈燈斷斷斷斷滅滅斷斷合合滅滅合合合合斷斷滅滅合合亮亮S1S2圖 與邏輯舉例燈燈電源電源與與、或或、非非三種基本邏輯關(guān)系三種基本邏輯關(guān)系(1)與與邏輯關(guān)系邏輯關(guān)系只有當(dāng)決定某一事件的只有當(dāng)決定某一事件的條件全部具備時(shí),這一事件條件全部具備時(shí),這一事件才會(huì)發(fā)生。這種因果關(guān)系稱才會(huì)發(fā)生。這種因果關(guān)系稱為為與與邏輯關(guān)系。邏輯關(guān)系?;蜷T國(guó)標(biāo)符號(hào)或門國(guó)標(biāo)符號(hào)或門國(guó)際流行符號(hào)或門國(guó)際流行符號(hào)ABBAFBAF 表 或邏輯舉例狀態(tài)表開(kāi)關(guān)開(kāi)關(guān)S1開(kāi)關(guān)開(kāi)關(guān)S2燈燈斷斷斷斷滅滅斷斷合合亮亮合合合合斷斷亮亮合合亮亮(2)或或邏輯關(guān)系邏輯關(guān)系只要在決定某一事件的各種條件中,有一個(gè)或幾個(gè)條件具備時(shí)

6、,這只要在決定某一事件的各種條件中,有一個(gè)或幾個(gè)條件具備時(shí),這一事件就會(huì)發(fā)生。這種因果關(guān)系稱為一事件就會(huì)發(fā)生。這種因果關(guān)系稱為或或邏輯關(guān)系。邏輯關(guān)系。S1燈燈電源電源圖 或邏輯舉例S2表 非邏輯舉例狀態(tài)表開(kāi)關(guān)開(kāi)關(guān)S燈燈斷斷亮亮合合滅滅燈燈S圖 非邏輯舉例電源電源(3)非非邏輯關(guān)系邏輯關(guān)系事件發(fā)生的條件具備時(shí),事件不會(huì)發(fā)生;事件發(fā)生的條件不具備事件發(fā)生的條件具備時(shí),事件不會(huì)發(fā)生;事件發(fā)生的條件不具備時(shí),事件發(fā)生。這種因果關(guān)系稱為時(shí),事件發(fā)生。這種因果關(guān)系稱為非非邏輯關(guān)系。邏輯關(guān)系。AAF AAF 非門國(guó)標(biāo)符號(hào)非門國(guó)標(biāo)符號(hào)非門國(guó)際流行符號(hào)非門國(guó)際流行符號(hào)1 1(1)(2)(3)AB+PABP11A

7、PABPABPAP&ABPAP圖 基本邏輯的邏輯符號(hào)與邏輯符號(hào)與邏輯符號(hào)或邏輯符號(hào)或邏輯符號(hào)非邏輯符號(hào)非邏輯符號(hào)ABP現(xiàn)行國(guó)家標(biāo)準(zhǔn)現(xiàn)行國(guó)家標(biāo)準(zhǔn)過(guò)去適用的符號(hào)過(guò)去適用的符號(hào)國(guó)外常用的符號(hào)國(guó)外常用的符號(hào)ABAB_ABF _BAFABAB_ABF _BAF與非門與非門或非門或非門&1 11 1 1& &1 l 異或:異或:輸入的兩個(gè)變量相同時(shí),輸出為輸入的兩個(gè)變量相同時(shí),輸出為 0;相反時(shí),輸出為;相反時(shí),輸出為 1。BABAF_ABBABAFl 同或:同或:輸入的兩個(gè)變量相同時(shí),輸出為輸入的兩個(gè)變量相同時(shí),輸出為 1;相反時(shí),輸出為;相反時(shí),輸出為 0。BABAF

8、_ABBAF2其他邏輯關(guān)系其他邏輯關(guān)系表 與邏輯真值表表 或邏輯真值表表 非邏輯真值表ABP001010110001ABP001010110111AP0110在邏輯代數(shù)中用字母表示邏輯變量,邏輯變量在二值在邏輯代數(shù)中用字母表示邏輯變量,邏輯變量在二值邏輯中只有邏輯中只有0和和1兩種取值,以代表兩種不同的邏輯狀態(tài)。兩種取值,以代表兩種不同的邏輯狀態(tài)。用狀態(tài)變量和取值可以列出表示三種基本邏輯關(guān)系的用狀態(tài)變量和取值可以列出表示三種基本邏輯關(guān)系的圖表,稱為圖表,稱為邏輯真值表邏輯真值表,或簡(jiǎn)稱,或簡(jiǎn)稱真值表真值表。2真值表表示方法真值表表示方法 分析邏輯電路時(shí)只用兩種相反的工作狀態(tài),并用分析邏輯電路時(shí)

9、只用兩種相反的工作狀態(tài),并用 1 或或 0 表表示。如開(kāi)關(guān)接通用示。如開(kāi)關(guān)接通用 1 表示,開(kāi)關(guān)斷開(kāi)用表示,開(kāi)關(guān)斷開(kāi)用 0 表示。燈亮可用表示。燈亮可用 1 表表示,燈滅可用示,燈滅可用 0 表示。表示。 正邏輯系統(tǒng):高電位用正邏輯系統(tǒng):高電位用 1 表示,低電位用表示,低電位用 0 表示。表示。 負(fù)邏輯系統(tǒng):高電位用負(fù)邏輯系統(tǒng):高電位用 0 表示,低電位用表示,低電位用 1 表示。表示。1、TTL電平(電平(TTL電路是晶體管電路是晶體管-晶體管邏輯電路的英文縮寫晶體管邏輯電路的英文縮寫 (Transister-Transister-Logic ):輸出高電平):輸出高電平2.4V,輸出低輸

10、出低電平電平111Y&8.3.2 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn) 例例 1 應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)下列邏輯式:應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)下列邏輯式:DBCDCBAABDABCY 解解 )(DADBCDCBAABCY ABDBCDCBAABC DBCDCBACAB )1(DBCDCBAAB DBCDCAAB )(DBCDCBAB CDDCBAB )(CDCDBAB CDBAB CDAB )1(CDB 已知組合邏輯電路圖,確定它們的邏輯功能。已知組合邏輯電路圖,確定它們的邏輯功能。( (2) ) 對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn)或變換;對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn)或變換;組合邏輯電路:組合邏輯電路:邏輯電路在某

11、一時(shí)刻的輸出狀態(tài)僅邏輯電路在某一時(shí)刻的輸出狀態(tài)僅 由該時(shí)刻電路的輸入信號(hào)所決定。由該時(shí)刻電路的輸入信號(hào)所決定。分析步驟:分析步驟:( (1) ) 根據(jù)邏輯圖,寫出邏輯函數(shù)表達(dá)式;根據(jù)邏輯圖,寫出邏輯函數(shù)表達(dá)式;( (4) ) 由狀態(tài)表確定邏輯電路的功能。由狀態(tài)表確定邏輯電路的功能。( (3) ) 根據(jù)最簡(jiǎn)表達(dá)式列出狀態(tài)表;根據(jù)最簡(jiǎn)表達(dá)式列出狀態(tài)表;8.4.1 組合邏輯電路分析的簡(jiǎn)述組合邏輯電路分析的簡(jiǎn)述 8.4 組合邏輯電路的分析組合邏輯電路的分析 例例 2 分析下圖邏輯電路的功能。分析下圖邏輯電路的功能。狀態(tài)表狀態(tài)表A B Y0 0 00 1 11 0 11 1 0功能:功能:當(dāng)當(dāng) A、B

12、取值不相同時(shí),取值不相同時(shí), 輸出為輸出為 1。是。是異或門。異或門。AB=1YY&AB&ABABAABBABBABAY ABBABA BABABABBAA )()(BA 異或門符號(hào)異或門符號(hào) 例例 3 分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFABABBA BABA BABAF BABABABA ABF001010100111真值表真值表相同為相同為“1”不同為不同為“0”同或門同或門=1BAF 例例 4 分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA )()(BABA ABF0000

13、11101110真值表真值表相同為相同為“0”不同為不同為“1”異或門異或門=1BAF 8.4.2組合邏輯電路的設(shè)計(jì) 組合邏輯電路的設(shè)計(jì)可采用窮舉法設(shè)計(jì)步驟:設(shè)計(jì)步驟:對(duì)設(shè)計(jì)任務(wù)的邏輯電路功能描述;寫出真值表;轉(zhuǎn)化為邏輯表達(dá)式(進(jìn)行化簡(jiǎn));以最簡(jiǎn)與或表達(dá)式形式;得到適當(dāng)?shù)倪壿嬜儞Q形式;最終畫出邏輯電路圖。例:設(shè)計(jì)三人表決電路(例:設(shè)計(jì)三人表決電路(A、B、C)。每人)。每人一個(gè)按鍵,如果同意則按下,不同意則不按一個(gè)按鍵,如果同意則按下,不同意則不按。結(jié)果用指示燈表示,多數(shù)同意時(shí)指示燈亮。結(jié)果用指示燈表示,多數(shù)同意時(shí)指示燈亮,否則不亮。,否則不亮。1、首先指明邏輯符號(hào)取首先指明邏輯符號(hào)取“0”、

14、“1”的含義的含義。三個(gè)按鍵三個(gè)按鍵A、B、C按下時(shí)為按下時(shí)為“1”,不按時(shí)為,不按時(shí)為“0”。輸出是。輸出是F,多數(shù)贊成時(shí)是,多數(shù)贊成時(shí)是“1”,否則是,否則是“0”。ABCF00000010010001111000101111011111邏輯狀態(tài)表邏輯狀態(tài)表2、根據(jù)題意列出真值表(邏輯狀態(tài)表根據(jù)題意列出真值表(邏輯狀態(tài)表)CABCABF 3. 轉(zhuǎn)化為邏輯表達(dá)式并進(jìn)行化簡(jiǎn)轉(zhuǎn)化為邏輯表達(dá)式并進(jìn)行化簡(jiǎn)4、根據(jù)邏輯表達(dá)式畫出邏輯圖。根據(jù)邏輯表達(dá)式畫出邏輯圖。& 1&AB BCFCABCAB CABCAB &ABCFCABCABF 若用與非門實(shí)現(xiàn)若用與非門實(shí)現(xiàn)8.5.1 加法

15、器加法器8.5 組合邏輯部件組合邏輯部件加法運(yùn)算的基本規(guī)則加法運(yùn)算的基本規(guī)則:(1)逢二進(jìn)一。)逢二進(jìn)一。(2)最低位是兩個(gè)數(shù)最低位的疊加,不需考慮進(jìn)位。)最低位是兩個(gè)數(shù)最低位的疊加,不需考慮進(jìn)位。(3)其余各位都是三個(gè)數(shù)相加,包括加數(shù)、被、加數(shù)和低位來(lái)的進(jìn)位。)其余各位都是三個(gè)數(shù)相加,包括加數(shù)、被、加數(shù)和低位來(lái)的進(jìn)位。(4)任何位相加都產(chǎn)生兩個(gè)結(jié)果:本位和、向高位的進(jìn)位。)任何位相加都產(chǎn)生兩個(gè)結(jié)果:本位和、向高位的進(jìn)位。 只求本位和,不考慮低位只求本位和,不考慮低位的進(jìn)位的進(jìn)位。實(shí)現(xiàn)半加操作的電路。實(shí)現(xiàn)半加操作的電路叫做半加器。叫做半加器。 COSCABC = AB半加器邏輯圖半加器邏輯圖半

16、加器邏輯符號(hào)半加器邏輯符號(hào)A、B 為兩個(gè)加數(shù);為兩個(gè)加數(shù);C 為向高位的進(jìn)位;為向高位的進(jìn)位;S 為半加和。為半加和。狀態(tài)表狀態(tài)表A B C0 0 00 1 01 0 1 1 S010 11 0BABABAS =1&ABSC1. 半法器半法器 被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱為被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱為“全加全加”,實(shí)現(xiàn)全加操作的電路叫做全加器。實(shí)現(xiàn)全加操作的電路叫做全加器。Ci-1:來(lái)自低位的進(jìn)位:來(lái)自低位的進(jìn)位Ci :向高位的進(jìn)位:向高位的進(jìn)位2 . 全全加器加器 COCiAiBiCISiCi-1半半加加器器半半加加器器AiBiCi-1CiSiSAiBi SCi-

17、-11AiBiCi-1Si00000001101110001111010010111011狀態(tài)表狀態(tài)表Ci01111000全加器邏輯符號(hào)全加器邏輯符號(hào) 例例 1 用兩個(gè)全加器組成一個(gè)邏輯電路以實(shí)現(xiàn)用兩個(gè)全加器組成一個(gè)邏輯電路以實(shí)現(xiàn)兩個(gè)二位二進(jìn)制數(shù)的加法運(yùn)算。兩個(gè)二位二進(jìn)制數(shù)的加法運(yùn)算。 COA0B0CIS0 COC1A1B1CIS101101101 全加器全加器SN74LS183的管腳圖的管腳圖其它組件:其它組件:SN74H83-四位串行進(jìn)位全加器。四位串行進(jìn)位全加器。SN74283-四位超前進(jìn)位全加器。四位超前進(jìn)位全加器。1. 二二十進(jìn)制編碼器十進(jìn)制編碼器編碼:編碼:用數(shù)字或符號(hào)來(lái)表示某一對(duì)

18、象或信號(hào)的過(guò)程稱用數(shù)字或符號(hào)來(lái)表示某一對(duì)象或信號(hào)的過(guò)程稱 為編碼。為編碼。 在數(shù)字電路中,一般用的是二進(jìn)制編碼,在數(shù)字電路中,一般用的是二進(jìn)制編碼,n 位二進(jìn)制代位二進(jìn)制代碼可以表示碼可以表示 2n 個(gè)信號(hào)個(gè)信號(hào) 將十進(jìn)制的十個(gè)數(shù)將十進(jìn)制的十個(gè)數(shù) 0,1,2,9 編成二進(jìn)制代碼編成二進(jìn)制代碼的電路稱二的電路稱二十進(jìn)制編碼器,這種二十進(jìn)制編碼器,這種二十進(jìn)制代碼稱十進(jìn)制代碼稱BCD 碼。碼。8.5.2 編碼器編碼器1. 二進(jìn)制代碼的位數(shù)二進(jìn)制代碼的位數(shù)十個(gè)數(shù)碼,取十個(gè)數(shù)碼,取 n 等于等于4。2. 列編碼表列編碼表 四位二進(jìn)制代碼共有十六種狀態(tài),取任何十種狀態(tài)都可四位二進(jìn)制代碼共有十六種狀態(tài),取

19、任何十種狀態(tài)都可以表示以表示 0 9 十個(gè)數(shù)。十個(gè)數(shù)。 8421 編碼是在四位二進(jìn)制代碼的十六種狀態(tài)中,取出前編碼是在四位二進(jìn)制代碼的十六種狀態(tài)中,取出前十種狀態(tài),表示十種狀態(tài),表示 0 9 十個(gè)數(shù),后六個(gè)狀態(tài)去掉。十個(gè)數(shù),后六個(gè)狀態(tài)去掉。8421 編碼表編碼表0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 輸輸 入入十進(jìn)制數(shù)十進(jìn)制數(shù)輸輸 出出Y3Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)3.

20、由編碼表寫出邏輯式由編碼表寫出邏輯式98983IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 輸輸 入入十進(jìn)制數(shù)十進(jìn)制數(shù) 輸輸 出出Y3Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)編碼器編碼器& + 5 V1 k 10Y30 1 2 3 4 5 6 7 8

21、9 01114. 由邏輯式畫出邏輯圖由邏輯式畫出邏輯圖Y2Y1Y0S0S1S2S3S4S5S6S7S8S90I1I2I3I4I5I6I7I8I9I優(yōu)先編碼器優(yōu)先編碼器 根據(jù)請(qǐng)求信號(hào)的優(yōu)先級(jí)別,按次序進(jìn)行編碼。如根據(jù)請(qǐng)求信號(hào)的優(yōu)先級(jí)別,按次序進(jìn)行編碼。如CT74LS147 型型 10/4 線優(yōu)先編碼器。線優(yōu)先編碼器。8.5.3 譯碼器譯碼器 譯碼是編碼的反過(guò)程,將二進(jìn)制代碼按編碼時(shí)譯碼是編碼的反過(guò)程,將二進(jìn)制代碼按編碼時(shí)的原意翻譯成對(duì)應(yīng)的信號(hào)或十進(jìn)制數(shù)碼的原意翻譯成對(duì)應(yīng)的信號(hào)或十進(jìn)制數(shù)碼( (輸出輸出) )。1. 二進(jìn)制譯碼器二進(jìn)制譯碼器例如:例如:2 線線 4 線譯碼器、線譯碼器、 3 線線

22、8 線譯碼器、線譯碼器、4 線線 16 線譯碼器等。線譯碼器等。 現(xiàn)以現(xiàn)以 3 線線 8 線譯碼器線譯碼器 74LS138 為例說(shuō)明。為例說(shuō)明。 輸入三位二進(jìn)制代碼:輸入三位二進(jìn)制代碼:ABC,輸出八個(gè)信號(hào)低電平有,輸出八個(gè)信號(hào)低電平有效:效:現(xiàn)以現(xiàn)以 3 8 線譯碼器線譯碼器 74LS138 為例說(shuō)明。為例說(shuō)明。70 YY其余輸出為其余輸出為 1, , 00 YABC = 000 時(shí),時(shí),1. 譯碼器的狀態(tài)表譯碼器的狀態(tài)表 輸輸 入入 輸輸 出出A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 10Y1Y2Y3Y4Y5Y6Y7Y0 1 1

23、 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 02. 譯碼器邏輯式譯碼器邏輯式CBAY 2CBAY 0BCAY 3CBAY 13. 譯碼器邏輯圖譯碼器邏輯圖1. 半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管abfgecdf g a be d c +a b c d e f ga b c d e f g+ + +共陰極接法共陰極接法共陽(yáng)極接法共陽(yáng)極接法8.5.4 二二十進(jìn)制顯示譯碼器十進(jìn)制顯示譯碼器2. 七段顯示譯碼器七段顯示譯碼器 七段

24、顯示譯碼器的功能是把七段顯示譯碼器的功能是把 8421 二二十進(jìn)制代碼十進(jìn)制代碼譯成對(duì)應(yīng)于數(shù)碼管的七個(gè)字段信號(hào),驅(qū)動(dòng)數(shù)碼管顯示出譯成對(duì)應(yīng)于數(shù)碼管的七個(gè)字段信號(hào),驅(qū)動(dòng)數(shù)碼管顯示出相應(yīng)的十進(jìn)制數(shù)碼。相應(yīng)的十進(jìn)制數(shù)碼。 74LS247 譯碼器接共陽(yáng)極數(shù)碼管。它有四個(gè)輸入端譯碼器接共陽(yáng)極數(shù)碼管。它有四個(gè)輸入端A0,A1,A2,A3 和七個(gè)輸出端和七個(gè)輸出端 。gfedcba三個(gè)輸入控制端:三個(gè)輸入控制端:BI:滅燈輸入端滅燈輸入端,當(dāng)它等于零時(shí),數(shù)碼管各段均熄滅。,當(dāng)它等于零時(shí),數(shù)碼管各段均熄滅。LT :試燈輸入端,當(dāng)試燈輸入端,當(dāng) BI = 0,LT = 0 時(shí),數(shù)碼管顯示時(shí),數(shù)碼管顯示 8。RBI:滅零輸入端,當(dāng)滅零輸入端,當(dāng) BI = 1,LT = 1,RBI = 0,只有當(dāng)只有當(dāng) A3 A0 均為零均為零,數(shù)碼管,數(shù)碼管各段均熄滅。用來(lái)消除無(wú)效各段均熄滅。用來(lái)消除無(wú)效 0。74LS247 七段字形顯示譯碼器的狀態(tài)表七段字形顯示譯碼器的狀態(tài)表A3 A2 A1 A0 顯示顯示字形字形0 0 0 00 0 0 0 0 0 10 0 0 11 0

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論