常用半導(dǎo)體詞匯

1、常用半導(dǎo)體詞匯0 0 n v4 u% C* s, Z9 S5 w5 V1 Active Area. 8 p) K1 P2 Z* Q0 E* k- x% g; F7 N2 ACTONE 丙酮 1. 丙酮是有機(jī)溶劑的一種，分子式為CH3COCH3。2. 性質(zhì)為無(wú)色，具刺激性及薄荷臭味之液體。3. 在FAB內(nèi)之用途，主要在于黃光室內(nèi)正光阻之清洗、擦拭。4. 對(duì)神經(jīng)中樞具中度麻醉性，對(duì)皮膚黏膜具輕微毒性，長(zhǎng)期接觸會(huì)引起皮膚炎，吸入過(guò)量之丙酮蒸汽會(huì)刺激鼻、眼結(jié)膜及咽喉黏膜，甚至引起頭痛、惡心、嘔吐、目眩、意識(shí)不明等。5. 允許濃度1000PPM。 & T- d( a1 v9 P% I3 ADI 顯影后檢

2、查 1.定義：After Developing Inspection 之縮寫(xiě)2.目的：檢查黃光室制程；光阻覆蓋對(duì)準(zhǔn)曝光顯影。發(fā)現(xiàn)缺點(diǎn)后，如覆蓋不良、顯影不良等即予修改，以維護(hù)產(chǎn)品良率、品質(zhì)。3.方法：利用目檢、顯微鏡為之。 i5 n?0 / U) S! b4 AEI 蝕刻后檢查 1. 定義：AEI即After Etching Inspection，在蝕刻制程光阻去除前及光阻去除后，分別對(duì)產(chǎn)品實(shí)施全檢或抽樣檢查。2.目的：2-1提高產(chǎn)品良率，避免不良品外流。2-2達(dá)到品質(zhì)的一致性和制程之重復(fù)性。2-3顯示制程能力之指針2-4阻止異常擴(kuò)大，節(jié)省成本3.通常AEI檢查出來(lái)之不良品，非必要時(shí)很少作修改

3、，因?yàn)橹厝パ趸瘜踊蛑亻L(zhǎng)氧化層可能造成組件特性改變可靠性變差、缺點(diǎn)密度增加，生產(chǎn)成本增高，以及良率降低之缺點(diǎn)。 2 x! Q: _9 J6 Q5 AIR SHOWER 空氣洗塵室 進(jìn)入潔凈室之前，需穿無(wú)塵衣，因在外面更衣室之故，無(wú)塵衣上沾著塵埃，故進(jìn)潔凈室之前，需經(jīng)空氣噴洗機(jī)將塵埃吹掉。 P$ r! c: / B% c2 ; R/ D, F; T6 ALIGNMENT 對(duì)準(zhǔn) 1. 定義：利用芯片上的對(duì)準(zhǔn)鍵，一般用十字鍵和光罩上的對(duì)準(zhǔn)鍵合對(duì)為之。2. 目的：在IC的制造過(guò)程中，必須經(jīng)過(guò)610次左右的對(duì)準(zhǔn)、曝光來(lái)定義電路圖案，對(duì)準(zhǔn)就是要將層層圖案精確地定義顯像在芯片上面。3. 方法：A.人眼對(duì)準(zhǔn)B.

4、用光、電組合代替人眼，即機(jī)械式對(duì)準(zhǔn)。 7 # u6 U5 a# r8 X* L7 Z7 ALLOY/SINTER 熔合 Alloy之目的在使鋁與硅基(Silicon Substrate)之接觸有Ohmic特性，即電壓與電流成線(xiàn)性關(guān)系。Alloy也可降低接觸的阻值。 ! D* C- W+ 2 ) S9 H% r8 AL/SI 鋁/硅 靶 此為金屬濺鍍時(shí)所使用的一種金屬合金材料利用Ar游離的離子，讓其撞擊此靶的表面，把Al/Si的原子撞擊出來(lái)，而鍍?cè)谛酒砻嫔?，一般使用之組成為Al/Si (1%)，將此當(dāng)作組件與外界導(dǎo)線(xiàn)連接。 $ L$ k1 R p. t7 ?6 o( H. Q0 P# M9 A

5、L/SI/CU 鋁/硅 /銅 金屬濺鍍時(shí)所使用的原料名稱(chēng)，通常是稱(chēng)為T(mén)ARGET，其成分為0.5銅，1硅及98.5鋁，一般制程通常是使用99鋁1硅，后來(lái)為了金屬電荷遷移現(xiàn)象（ELEC TROMIGRATION）故滲加0.5銅，以降低金屬電荷遷移。 X7 a+ o/ * |5 ?# O! h10 ALUMINUN 鋁 此為金屬濺鍍時(shí)所使用的一種金屬材料，利用Ar游離的離子，讓其撞擊此種材料做成的靶表面，把Al的原子撞擊出來(lái)，而鍍?cè)谛酒砻嫔?，將此?dāng)作組件與外界導(dǎo)線(xiàn)之連接。 * w( % g$ u9 E9 n1 z11 ANGLE LAPPING 角度研磨 Angle Lapping 的目的是為了

6、測(cè)量Junction的深度，所作的芯片前處理，這種采用光線(xiàn)干涉測(cè)量的方法就稱(chēng)之Angle Lapping。公式為Xj=/2 NF即Junction深度等于入射光波長(zhǎng)的一半與干涉條紋數(shù)之乘積。但漸漸的隨著VLSI組件的縮小，準(zhǔn)確度及精密度都無(wú)法因應(yīng)。如SRP(Spreading Resistance Prqbing)也是應(yīng)用Angle Lapping的方法作前處理，采用的方法是以表面植入濃度與阻值的對(duì)應(yīng)關(guān)系求出Junction的深度，精確度遠(yuǎn)超過(guò)入射光干涉法。 4 c$ O+ x$ H# r( J! ) m12 ANGSTRON 埃 是一個(gè)長(zhǎng)度單位，其大小為1公尺的百億分之一，約為人的頭發(fā)寬度之

7、五十萬(wàn)分之一。此單位常用于IC制程上，表示其層（如SiO2，Poly，SiN.）厚度時(shí)用。 : O8 o7 u) |& T+ EJ( * _13 APCVD（ATMOSPRESSURE） 常壓化學(xué)氣相沉積 APCVD為Atmosphere(大氣)，Pressure(壓力)，Chemical(化學(xué))，Vapor(氣相)及Deposition(沉積)的縮寫(xiě)，也就是說(shuō)，反應(yīng)氣體（如SiH4(g)，B2H6(g)，和O2(g)）在常壓下起化學(xué)反應(yīng)而生成一層固態(tài)的生成物（如BPSG）于芯片上。 0 V& |4 P4 + H0 R* w5 D1 14 AS75 砷 自然界元素之一；由33個(gè)質(zhì)子，42個(gè)中子

8、即75個(gè)電子所組成。半導(dǎo)體工業(yè)用的砷離子（As）可由AsH3氣體分解得到。砷是N-TYPE DOPANT 常用作N-場(chǎng)區(qū)、空乏區(qū)及S/D植入。 . n- d# q) W15 ASHING，STRIPPING 電漿光阻去除 1. 電漿預(yù)處理，系利用電漿方式（Plasma），將芯片表面之光阻加以去除。2. 電漿光阻去除的原理，系利用氧氣在電漿中所產(chǎn)生只自由基（Radical）與光阻（高分子的有機(jī)物）發(fā)生作用，產(chǎn)生揮發(fā)性的氣體，再由幫浦抽走，達(dá)到光阻去除的目的。3. 電漿光組的產(chǎn)生速率通常較酸液光阻去除為慢，但是若產(chǎn)品經(jīng)過(guò)離子植入或電漿蝕刻后，表面之光阻或發(fā)生碳化或石墨化等化學(xué)作用，整個(gè)表面之光阻均

9、已變質(zhì)，若以硫酸吃光阻，無(wú)法將表面已變質(zhì)之光阻加以去除，故均必須先以電漿光阻去除之方式來(lái)做。 R2 B2 g& j) E K U16 ASSEMBLY 晶粒封裝 以樹(shù)酯或陶瓷材料，將晶粒包在其中，以達(dá)到保護(hù)晶粒，隔絕環(huán)境污染的目的，而此一連串的加工過(guò)程，即稱(chēng)為晶粒封裝（Assembly）。封裝的材料不同，其封裝的作法亦不同，本公司幾乎都是以樹(shù)酯材料作晶粒的封裝，制程包括：芯片切割晶粒目檢晶粒上架（導(dǎo)線(xiàn)架，即Lead frame）焊線(xiàn)模壓封裝穩(wěn)定烘烤（使樹(shù)酯物性穩(wěn)定）切框、彎腳成型腳沾錫蓋印完成。以樹(shù)酯為材料之IC，通常用于消費(fèi)性產(chǎn)品，如計(jì)算機(jī)、計(jì)算器，而以陶瓷作封裝材料之IC，屬于高性賴(lài)度之組

10、件，通常用于飛彈、火箭等較精密的產(chǎn)品上。 $ x8 k6 B- ?& j1 A! a17 BACK GRINDING 晶背研磨 利用研磨機(jī)將芯片背面磨薄以便測(cè)試包裝，著重的是厚度均勻度及背面之干凈度。一般6吋芯片之厚度約20mil30 mil左右，為了便于晶粒封裝打線(xiàn)，故需將芯片厚度磨薄至10 mil 15mil左右。 # ?- n$ d8 - ?+ n. H9 V2 m/ F# N18 BAKE, SOFT BAKE,HARD BAKE 烘烤，軟烤，預(yù)烤 烘烤（Bake）：在集成電路芯片上的制造過(guò)程中，將芯片至于稍高溫（60250）的烘箱內(nèi)或熱板上均可謂之烘烤，隨其目的的不同，可區(qū)分微軟烤（

11、Soft bake）與預(yù)烤（Hard bake）。軟烤（Soft bake）：其使用時(shí)機(jī)是在上完光阻后，主要目的是為了將光阻中的溶劑蒸發(fā)去除，并且可增加光阻與芯片之附著力。預(yù)烤（Hard bake）：又稱(chēng)為蝕刻前烘烤（pre-etch bake），主要目的為去除水氣，增加光阻附著性，尤其在濕蝕刻（wet etching）更為重要，預(yù)烤不全長(zhǎng)會(huì)造成過(guò)蝕刻。 1 / K * z6 U_2 i19 BF2 二氟化硼 一種供做離子植入用之離子。BF2 是由BF3 氣體晶燈絲加熱分解成：B10、B11、F19、B10F2、B11F2 。經(jīng)Extract拉出及質(zhì)譜磁場(chǎng)分析后而得到。是一種P-type 離子

12、，通常用作VT植入（閘層）及S/D植入。 + v, b) u* b; ; v/ 9 a20 BOAT 晶舟 Boat原意是單木舟，在半導(dǎo)體IC制造過(guò)程中，常需要用一種工具作芯片傳送、清洗及加工，這種承載芯片的工具，我們稱(chēng)之為Boat。一般Boat有兩種材質(zhì)，一是石英、另一是鐵氟龍。（還有SIC）石英Boat用在溫度較高（大于300）的場(chǎng)合。而鐵氟龍Boat則用在傳送或酸處理的場(chǎng)合。 4 F% C: q4 h5 L0 p# D21 B.O.E 緩沖蝕刻液 BOE是HF與NH4F依不同比例混合而成。6:1 BOE蝕刻即表示HF：NH4F=1：6的成分混合而成。HF為主要的蝕刻液，NH4F則作為緩沖

13、劑使用。利用NH4F固定H的濃度，使之保持一定的蝕刻率。HF會(huì)浸蝕玻璃及任何含硅石的物質(zhì)，對(duì)皮膚有強(qiáng)烈的腐蝕性，不小心被濺到，應(yīng)用大量水沖洗。 ; - f5 X# H, h1 JM22 BONDING PAD 焊墊 焊墊晶利用以連接金線(xiàn)或鋁線(xiàn)的金屬層。在晶粒封裝（Assembly）的制程中，有一個(gè)步驟是作“焊線(xiàn)”，即是用金線(xiàn)（塑料包裝體）或鋁線(xiàn)（陶瓷包裝體）將晶粒的線(xiàn)路與包裝體之各個(gè)接腳依焊線(xiàn)圖（Bonding Diagram）連接在一起，如此一來(lái)，晶粒的功能才能有效地應(yīng)用。由于晶粒上的金屬線(xiàn)路的寬度即間隙都非常窄小，（目前SIMC所致的產(chǎn)品約是微米左右的線(xiàn)寬或間隙），而用來(lái)連接用的金線(xiàn)或鋁線(xiàn)

14、其線(xiàn)徑目前由于受到材料的延展性即對(duì)金屬接線(xiàn)強(qiáng)度要求的限制，祇能做到1.01.3mil（25.433j微米）左右，在此情況下，要把二、三十微米的金屬線(xiàn)直接連接到金屬線(xiàn)路間距只有3微米的晶粒上，一定會(huì)造成多條鋁線(xiàn)的接橋，故晶粒上的鋁路，在其末端皆設(shè)計(jì)成一個(gè)約4mil見(jiàn)方的金屬層，此即為焊墊，以作為接線(xiàn)使用。焊墊通常分布再晶粒之四個(gè)外圍上（以粒封裝時(shí)的焊線(xiàn)作業(yè)），其形狀多為正方形，亦有人將第一焊線(xiàn)點(diǎn)作成圓形，以資辨識(shí)。焊墊因?yàn)橐鹘泳€(xiàn)，其上得護(hù)層必須蝕刻掉，故可在焊墊上清楚地看到“開(kāi)窗線(xiàn)”。而晶粒上有時(shí)亦可看到大塊的金屬層，位于晶粒內(nèi)部而非四周，其上也看不到開(kāi)窗線(xiàn)，是為電容。 # x2 A5 z:

15、v23 BORON 硼 自然元素之一。由五個(gè)質(zhì)子及六個(gè)中子所組成。所以原子量是11。另外有同位素，是由五個(gè)質(zhì)子及五個(gè)中子所組成原子量是10（B10）。自然界中這兩種同位素之比例是4：1，可由磁場(chǎng)質(zhì)譜分析中看出，是一種P-type的離子（B 11），用來(lái)作場(chǎng)區(qū)、井區(qū)、VT及S/D植入。 # s$ u, O2 t7 6 P# C24 BPSG 含硼及磷的硅化物 BPSG乃介于Poly之上、Metal之下，可做為上下兩層絕緣之用，加硼磷主要目的在使回流后的Step較平緩，以防止Metal line濺鍍上去后，造成斷線(xiàn)。 & _% F+ _8 b- e. b25 BREAKDOWN VOLTAGE 崩

16、潰電壓 反向P-N接面組件所加之電壓為P接負(fù)而N接正，如為此種接法則當(dāng)所加電壓通在某個(gè)特定值以下時(shí)反向電流很小，而當(dāng)所加電壓值大于此特定值后，反向電流會(huì)急遽增加，此特定值也就是吾人所謂的崩潰電壓（BREAKDOWN VOLTAGE）一般吾人所定義反向P - N接面之反向電流為1UA時(shí)之電壓為崩潰電壓，在P - N或 N-P之接回組件中崩潰電壓，隨著N（或者P）之濃度之增加而減小。 9 z9 wb+ T1 P/ y: B) D26 BURN IN 預(yù)燒試驗(yàn) 預(yù)燒（Burn in）為可靠性測(cè)試的一種，旨在檢驗(yàn)出哪些在使用初期即損壞的產(chǎn)品，而在出貨前予以剔除。預(yù)燒試驗(yàn)的作法，乃是將組件（產(chǎn)品）至于高

17、溫的環(huán)境下，加上指定的正向或反向的直流電壓，如此殘留在晶粒上氧化層與金屬層之外來(lái)雜質(zhì)離子或腐蝕性離子將容易游離而使故障模式（Failure Mode）提早顯現(xiàn)出來(lái)，達(dá)到篩選、剔除早期夭折產(chǎn)品之目的。預(yù)燒試驗(yàn)分為靜態(tài)預(yù)燒（Static Burn in）與動(dòng)態(tài)預(yù)燒（Dynamic Burn in）兩種，前者在試驗(yàn)時(shí)，只在組件上加上額定的工作電壓即消耗額定的功率，而后者除此外并有仿真實(shí)際工作情況的訊號(hào)輸入，故較接近實(shí)際狀況，也較嚴(yán)格?；旧?，每一批產(chǎn)品在出貨前，皆須作百分之百的預(yù)燒試驗(yàn)，馾由于成本及交貨其等因素，有些產(chǎn)品舊祇作抽樣（部分）的預(yù)燒試驗(yàn)，通過(guò)后才出貨。另外對(duì)于一些我們認(rèn)為它品質(zhì)夠穩(wěn)定且夠

18、水準(zhǔn)的產(chǎn)品，亦可以抽樣的方式進(jìn)行，當(dāng)然，具有高信賴(lài)度的產(chǎn)品，皆須通過(guò)百分之百的預(yù)燒試驗(yàn)。 : n1 r u- m t8 M: ! r- % E1 8 Q, ( ; R v+ P28 CD MEASUREMENT 微距測(cè)試 CD: Critical Dimension之簡(jiǎn)稱(chēng)。通常于某一個(gè)層次中，為了控制其最小線(xiàn)距，我們會(huì)制作一些代表性之量測(cè)圖形于晶方中，通常置于晶方之邊緣。簡(jiǎn)言之，微距測(cè)量長(zhǎng)當(dāng)作一個(gè)重要之制程指針，可代表黃光制程之控制好壞。量測(cè)CD之層次通常是對(duì)線(xiàn)距控制較重要之層次，如氮化硅、POLY、CONT、MET等，而目前較常用于測(cè)量之圖形有品字型，L-BAR等。 + i |4 a- c7

19、 G, d* 29 CH3COOH 醋酸 ACETIC ACID 醋酸澄清、無(wú)色液體、有刺激性氣味、熔點(diǎn)16.63、沸點(diǎn)118。與水、酒精、乙醚互溶?？扇?。冰醋酸是99.8以上之純化物，有別于水容易的醋酸食入或吸入純醋酸有中等的毒性，對(duì)皮膚及組織有刺激性，危害性不大，被濺到用水沖洗。 8 n4 N) u8 h1 X A30 CHAMBER 真空室,反應(yīng)室 專(zhuān)指一密閉的空間，常有特殊的用途：諸如抽真空、氣體反應(yīng)或金屬濺度等。針對(duì)此特殊空間之種種外在或內(nèi)在環(huán)境：例如外在粒子數(shù)（particle）、濕度及內(nèi)在溫度、壓力、氣體流量、粒子數(shù)等加以控制。達(dá)到芯片最佳反應(yīng)條件。 % Y/ A! C% T:

20、a0 x2 d) 31 CHANNEL 信道 當(dāng)在MOS晶體管的閘極上加上電壓（PMOS為負(fù)，NMOS為正），則閘極下的電子或電洞會(huì)被其電場(chǎng)所吸引或排斥而使閘極下之區(qū)域形成一反轉(zhuǎn)層（Inversion Layer），也就是其下之半導(dǎo)體P-type變成N-type Si，N-type變成P-type Si，而與源極和汲極，我們舊稱(chēng)此反轉(zhuǎn)層為“信道”。信道的長(zhǎng)度“Channel Length”對(duì)MOS組件的參數(shù)有著極重要的影響，故我們對(duì)POLY CD的控制需要非常謹(jǐn)慎。 7 8 a! N4 h+ Y s( G g32 CHIP ,DIE 晶粒 一片芯片（OR晶圓，即Wafer）上有許多相同的方形小

21、單位，這些小單位及稱(chēng)為晶粒。同一芯片上每個(gè)晶粒都是相同的構(gòu)造，具有相同的功能，每個(gè)晶粒經(jīng)包裝后，可制成一顆顆我們?nèi)粘Ｉ钪谐Ｒ?jiàn)的IC，故每一芯片所能制造出的IC數(shù)量是很可觀的，從幾百個(gè)到幾千個(gè)不等。同樣地，如果因制造的疏忽而產(chǎn)生的缺點(diǎn)，往往就會(huì)波及成百成千個(gè)產(chǎn)品。 ( 9 b3 i! X# r+ |8 s$ 33 CLT（CARRIER LIFE TIME） 截子生命周期 一、 定義少數(shù)戴子再溫度平均時(shí)電子被束縛在原子格內(nèi)，當(dāng)外加能量時(shí)，電子獲得能量，脫離原子格束縛，形成自由狀態(tài)而參與電流島通的的工作，但能量消失后，這些電子/電洞將因在結(jié)合因素回復(fù)至平衡狀態(tài)，因子當(dāng)這些載子由被激發(fā)后回復(fù)平衡期

22、間，稱(chēng)之為少數(shù)載子“LIFE TIME“二、 應(yīng)用范圍1.評(píng)估盧管和清洗槽的干凈度2.針對(duì)芯片之清潔度及損傷程度對(duì)CLT值有影響為A.芯片中離子污染濃度及污染之金屬種類(lèi)B.芯片中結(jié)晶缺陷濃度 2 : |* J: 6 W# c% u/ b. t O34 CMOS 互補(bǔ)式金氧半導(dǎo)體 金屬氧化膜半導(dǎo)體（MOS，METAL-OXIDE SEMICONDUCTOR）其制程程序及先在單晶硅上形成絕緣氧化膜，再沉積一層復(fù)晶硅（或金屬）作為閘極，利用家到閘極的電場(chǎng)來(lái)控制MOS組件的開(kāi)關(guān)（導(dǎo)電或不導(dǎo)電）。按照導(dǎo)電載子的種類(lèi)，MOS，又可分成兩種類(lèi)型：NMOS（由電子導(dǎo)電）和PMOS（由電洞導(dǎo)電）。而互補(bǔ)式金氧半

23、導(dǎo)體（CMOSCOMPLEMENTARY MOS）則是由NMOS及PMOS組合而成，具有省電、抗噪聲能力強(qiáng)、-PARTICLE免疫力好等許多優(yōu)點(diǎn)，是超大規(guī)模集成電路（VLSI）的主流。 5 v S V, c# v35 COATING 光阻覆蓋 將光阻劑以浸泡、噴霧、刷怖、或滾壓等方法加于芯片上，稱(chēng)為光阻覆蓋。目前效果最佳的方法為旋轉(zhuǎn)法；旋轉(zhuǎn)法乃是將芯片以真空吸附于一個(gè)可旋轉(zhuǎn)的芯片支持器上，適量的光阻劑加在芯片中央，然后芯片開(kāi)始轉(zhuǎn)動(dòng)，芯片上的光阻劑向外流開(kāi)，很均勻的散在芯片上。要得到均勻的光阻膜，旋轉(zhuǎn)速度必須適中穩(wěn)定。而旋轉(zhuǎn)速度和光阻劑黏滯性絕應(yīng)所鍍光阻劑的厚度。光阻劑加上后，必須經(jīng)過(guò)軟烤的步驟

24、，以除去光阻劑中過(guò)多的溶劑，進(jìn)而使光阻膜較為堅(jiān)硬，同時(shí)增加光阻膜與芯片的接合能力的主要方法就是在于適當(dāng)調(diào)整軟烤溫度與時(shí)間。經(jīng)過(guò)了以上的鍍光阻膜即軟烤過(guò)程，也就是完成了整個(gè)光阻覆蓋的步驟。 + s8 V+ D6 D z% o% ?: : T1 j- Z( B36 CROSS SECTION 橫截面 IC的制造基本上是由一層一層的圖案堆積上去，而為了了解堆積圖案的構(gòu)造，以改善制程或解決制程問(wèn)題，經(jīng)常會(huì)利用破壞性切割方式以電子顯微鏡（SEM）來(lái)觀察，而切割橫截面、觀察橫截面的方式是其中較為普遍之一種。 9 j( F8 o0 l S+ u% I2 j, ?37 C-V PLOT 電容,電壓圓 譯意為電

25、容、電壓圖：也就是說(shuō)當(dāng)組件在不同狀況下，在閘極上施以某一電壓時(shí)，會(huì)產(chǎn)生不同之電容值（此電壓可為正或負(fù)），如此組件為理想的組件；也就是閘極和汲極間幾乎沒(méi)有雜質(zhì)在里面（COMTAMINATION）。當(dāng)外界環(huán)境改變時(shí)（溫度或壓力），并不太會(huì)影響它的電容值，利用此可MONITOR MOS 組件之好壞，一般V0.2為正常。 ( h G( t0 W$ Z38 CWQC 全公司品質(zhì)管制 以往有些經(jīng)營(yíng)者或老板，一直都認(rèn)為品質(zhì)管制是品管部門(mén)或品管主管的責(zé)任，遇到品質(zhì)管制做不好時(shí)，即立即指責(zé)品質(zhì)主管，這是不對(duì)的。品質(zhì)管制不是品質(zhì)部門(mén)或某一單位就可以做好的，而是全公司每一部門(mén)全體人員都參與才能做好。固品質(zhì)管制為達(dá)到

26、經(jīng)營(yíng)的目的，必須結(jié)合公司內(nèi)所有部門(mén)全體人員協(xié)力合作，構(gòu)成一個(gè)能共同認(rèn)識(shí)，亦于實(shí)施的體系，并使工作標(biāo)準(zhǔn)化，且使所定的各種事項(xiàng)確實(shí)實(shí)行，使自市場(chǎng)調(diào)查、研究、開(kāi)發(fā)、設(shè)計(jì)、采購(gòu)、制造、檢查、試驗(yàn)、出貨、銷(xiāo)售、服務(wù)為止的每一階段的品質(zhì)都能有效的管理，這就是所謂的全公司品質(zhì)管制（Company Wide Quality Control）。實(shí)施CWQC的目的最主要的就是要改善企業(yè)體質(zhì)；即發(fā)覺(jué)問(wèn)題的體質(zhì)、重視計(jì)劃的體質(zhì)、重點(diǎn)指向的體質(zhì)、重視過(guò)程的體質(zhì)，以及全員有體系導(dǎo)向的體質(zhì)。 qL# ) Z$ ( z- G39 CYCLE TIME 生產(chǎn)周期時(shí)間 指原料由投入生產(chǎn)線(xiàn)到產(chǎn)品于生產(chǎn)線(xiàn)產(chǎn)生所需之生產(chǎn)/制造時(shí)間。在

27、TI-ACER，生產(chǎn)周期有兩種解釋?zhuān)阂粸椤靶酒a(chǎn)出周期時(shí)間”（WAFER-OUT CYCLE TIME），一為“制程周期時(shí)間”（PROCESS CYCLE TIME）“芯片產(chǎn)出周期時(shí)間”乃指單一批號(hào)之芯片由投入到產(chǎn)出所需之生產(chǎn)/制造時(shí)間?！爸瞥讨芷跁r(shí)間”則指所有芯片于單一工站平均生產(chǎn)/制造時(shí)間，而各工站（從頭至尾）平均生產(chǎn)/制造之加總極為該制程之制程周期時(shí)間。目前TI-ACER LINE REPORT 之生產(chǎn)周期時(shí)間乃采用“制程周期時(shí)間”。一般而言，生產(chǎn)周期時(shí)間可以下列公式概略推算之：生產(chǎn)周期時(shí)間=在制品（WIP）/產(chǎn)能（THROUGHOUT） # G6 z s; R8 q a$ g: V#

28、b; V40 CYCLE TIME 生產(chǎn)周期 IC制造流程復(fù)雜，且其程序很長(zhǎng)，自芯片投入至晶圓測(cè)試完成，謂之Cycle Time。由于IC生命周期很短，自開(kāi)發(fā)、生產(chǎn)至銷(xiāo)售，需要迅速且能掌握時(shí)效，故Cycle Time越短，競(jìng)爭(zhēng)能力就越高，能掌握產(chǎn)品上市契機(jī)，就能獲取最大的利潤(rùn)。由于Cycle Time 長(zhǎng)，不容許生產(chǎn)中的芯片因故報(bào)廢或重做，故各項(xiàng)操作過(guò)程都要依照規(guī)范進(jìn)行，且要做好故障排除讓產(chǎn)品流程順利，早日出FIB上市銷(xiāo)售。 2 D6 W3 i0 p) t41 DEFECT DENSITY 缺點(diǎn)密度 缺點(diǎn)密度系指芯片單位面積上（如每平方公分、每平方英吋等）有多少缺點(diǎn)數(shù)之意，此缺點(diǎn)數(shù)一般可分為兩

29、大類(lèi)：A.可視性缺點(diǎn)B.不可視性缺點(diǎn)。前者可藉由一般光學(xué)顯微鏡檢查出來(lái)（如橋接、斷線(xiàn)），由于芯片制造過(guò)程甚為復(fù)雜漫長(zhǎng)，芯片上缺點(diǎn)數(shù)越少，產(chǎn)品量率品質(zhì)必然越佳，故缺點(diǎn)密度常備用來(lái)當(dāng)作一個(gè)工廠制造的產(chǎn)品品質(zhì)好壞的指針。 7 H& e g8 u- g5 u42 DEHYDRATION BAKE 去水烘烤 目的：去除芯片表面水分，增加光阻附著力。以免芯片表面曝光顯影后光阻掀起。方法：在光阻覆蓋之前，利用高溫（120或150）加熱方式為之。 ri) x, X+ c3 p# M8 q+ V) 43 DENSIFY 密化 CVD沉積后，由于所沈積之薄膜（THIN FILM之密度很低），故以高溫步驟使薄膜中之

30、分子重新結(jié)合，以提高其密度，此種高溫步驟即稱(chēng)為密化。密化通常以爐管在800以上的溫度完成，但也可在快速升降溫機(jī)臺(tái)（RTP；RAPID THERMAL PROCESS）完成。 1 : o4 k2 h3 - 44 DESCUM 電漿預(yù)處理 1.電漿預(yù)處理，系利用電漿方式（Plasma），將芯片表面之光阻加以去除，但其去光阻的時(shí)間，較一般電漿光阻去除（Stripping）為短。其目的只是在于將芯片表面之光阻因顯影預(yù)烤等制程所造成之光阻毛邊或細(xì)屑（Scum）加以去除，以使圖形不失真，蝕刻出來(lái)之圖案不會(huì)有殘余。2. 有關(guān)電漿去除光阻之原理，請(qǐng)參閱電漿光阻去除（Ashing）。3. 通常作電漿預(yù)處理，均以

31、較低之力，及小之功率為之，也就是使光阻之蝕刻率降低得很低，使得均勻度能提高，以保持完整的圖形，達(dá)到電漿預(yù)處理的目的。 6 7 4 S/ i7 y! J45 DESIGN RULE 設(shè)計(jì)規(guī)范 由于半導(dǎo)體制程技術(shù)，系一們專(zhuān)業(yè)、精致又復(fù)雜的技術(shù)，容易受到不同制造設(shè)備制程方法（RECIPE）的影響，故在考慮各項(xiàng)產(chǎn)品如何從事制造技術(shù)完善，成功地制造出來(lái)時(shí)，需有一套規(guī)范來(lái)做有關(guān)技術(shù)上之規(guī)定，此即“DESIGN RULE”，其系依照各種不同產(chǎn)品的需求、規(guī)格，制造設(shè)備及制程方法、制程能力、各項(xiàng)相關(guān)電性參數(shù)規(guī)格等之考慮，訂正了如：1. 各制程層次、線(xiàn)路之間距離、線(xiàn)寬等之規(guī)格。2. 各制程層次厚度、深度等之規(guī)格。

32、3. 各項(xiàng)電性參數(shù)等之規(guī)格。以供產(chǎn)品設(shè)計(jì)者及制程技術(shù)工程師等人之遵循、參考。 8 d9 $ _: w5 t+ m1 ?; L46 EDSIGN RULE 設(shè)計(jì)準(zhǔn)則 設(shè)計(jì)準(zhǔn)則EDSIGN RULE：反應(yīng)制程能力及制程組件參數(shù)，以供IC設(shè)計(jì)者設(shè)計(jì)IC時(shí)的參考準(zhǔn)則。一份完整的Design Rule包括有下列各部分：A.制程參數(shù)：如氧化層厚度、復(fù)晶、金屬層厚度等，其它如流程、ADI、AEI 參數(shù)。主要為擴(kuò)散與黃光兩方面的參數(shù)。B.電氣參數(shù)：提供給設(shè)計(jì)者做仿真電路時(shí)之參考。C.布局參數(shù)：及一般所謂的3m、2m、1.5m等等之Rules，提供布局原布局之依據(jù)。D.光罩制作資料：提供給光罩公司做光罩時(shí)之計(jì)算

33、機(jī)資料，如CD BAR、測(cè)試鍵之?dāng)[放位置，各層次之相對(duì)位置之?dāng)[放等。 8 7 S7 - D2 y( S5 T+ ON47 DIE BY DIE ALIGNMENT 每FIELD均對(duì)準(zhǔn) 每個(gè)Field再曝光前均針對(duì)此單一Field對(duì)準(zhǔn)之方法稱(chēng)之；也就是說(shuō)每個(gè)Field均要對(duì)準(zhǔn)。 + i% Z; / MK7 d48 DIFFUSION 擴(kuò)散 在一杯很純的水上點(diǎn)一滴墨水，不久后可發(fā)現(xiàn)水表面顏色漸漸淡去，而水面下漸漸染紅，但顏色是越來(lái)越淡，這即是擴(kuò)散的一例。在半導(dǎo)體工業(yè)上常在很純的硅芯片上以預(yù)置或離子布植的方式作擴(kuò)散源（即紅墨水）。因固態(tài)擴(kuò)散比液體擴(kuò)散慢很多（約數(shù)億年），故以進(jìn)爐管加高溫的方式，使擴(kuò)散

34、在數(shù)小時(shí)內(nèi)完成。 5 h6 o; - k! k: ?% M( C49 DI WATER 去離子水 IC制造過(guò)程中，常需要用鹽酸容易來(lái)蝕刻、清洗芯片。這些步驟之后又需利用水把芯片表面殘留的鹽酸清除，故水的用量相當(dāng)大。然而IC。工業(yè)用水，并不是一般的自來(lái)水或地下水，而是自來(lái)水或地下水經(jīng)過(guò)一系列的純化而成。原來(lái)自來(lái)水或地下水中含有大量的細(xì)菌、金屬離子級(jí)PARTICLE，經(jīng)廠務(wù)的設(shè)備將之殺菌、過(guò)濾和純化后，即可把金屬離子等雜質(zhì)去除，所得的水即稱(chēng)為去離子水，專(zhuān)供IC制造之用。 0 ?9 L+ ?3 l) l% 8 T( g50 DOPING 參入雜質(zhì) 為使組件運(yùn)作，芯片必須參以雜質(zhì)，一般常用的有：1.預(yù)

35、置：在爐管內(nèi)通以飽和的雜質(zhì)蒸氣，使芯片表面有一高濃度的雜質(zhì)層，然后以高溫使雜質(zhì)驅(qū)入擴(kuò)散；或利用沉積時(shí)同時(shí)進(jìn)行預(yù)置。2.離子植入：先使雜質(zhì)游離，然后加速植入芯片。 . s0 7 i9 Z. t& E51 DRAM , SRAM 動(dòng)態(tài),靜態(tài)隨機(jī)存取內(nèi)存 隨機(jī)存取記憶器可分動(dòng)態(tài)及靜態(tài)兩種，主要之差異在于動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM），在一段時(shí)間（一般是0.5ms5ms）后，資料會(huì)消失，故必須在資料未消失前讀取元資料再重寫(xiě)（refresh），此為其最大缺點(diǎn)，此外速度較慢也是其缺點(diǎn)，而DRAM之最大好處為，其每一記憶單元（bit）指需一個(gè)Transistor（晶體管）加一個(gè)Capacitor（電容器），故

36、最省面積，而有最高之密度。而SRAM則有不需重寫(xiě)、速度快之優(yōu)點(diǎn)，但是密度低，每一記憶單元（bit）有兩類(lèi)：A.需要六個(gè)Transistor（晶體管），B.四個(gè)Transistor（晶體管）加兩個(gè)Load resistor（負(fù)載電阻）。由于上述之優(yōu)缺點(diǎn)，DRAM一般皆用在PC（個(gè)人計(jì)算機(jī)）或其它不需高速且記憶容量大之記憶器，而SRAM則用于高速之中大型計(jì)算機(jī)或其它只需小記憶容量。如監(jiān)視器（Monitor）、打印機(jī)（Printer）等外圍控制或工業(yè)控制上。 4 j3 I8 G7 A- R: R0 i; a- I52 DRIVE IN 驅(qū)入 離子植入（ion implantation）雖然能較精確地

37、選擇雜質(zhì)數(shù)量，但受限于離子能量，無(wú)法將雜質(zhì)打入芯片較深（um級(jí)）的區(qū)域，因此需借著原子有從高濃度往低濃度擴(kuò)散的性質(zhì)，在相當(dāng)高的溫度去進(jìn)行，一方面將雜質(zhì)擴(kuò)散道教深的區(qū)域，且使雜質(zhì)原子占據(jù)硅原子位置，產(chǎn)生所要的電性，另外也可將植入時(shí)產(chǎn)生的缺陷消除。此方法稱(chēng)之驅(qū)入。在驅(qū)入時(shí)，常通入一些氧氣，因?yàn)楣柩趸瘯r(shí)，會(huì)產(chǎn)生一些缺陷，如空洞（Vacancy），這些缺陷會(huì)有助于雜質(zhì)原子的擴(kuò)散速度。另外，由于驅(qū)入世界原子的擴(kuò)散，因此其方向性是各方均等，甚至有可能從芯片逸出（out-diffusion），這是需要注意的地方。 0 / D/ p5 J5 L+ u# y, m% hU- R, _53 E-BEAM LITH

38、OGRAPHY 電子束微影技術(shù) 目前芯片制作中所使用之對(duì)準(zhǔn)機(jī)，其曝光光源波長(zhǎng)約為（365nm436nm），其可制作線(xiàn)寬約1之IC圖形。但當(dāng)需制作更細(xì)之圖形時(shí)，則目前之對(duì)準(zhǔn)機(jī)，受曝光光源波長(zhǎng)之限制，而無(wú)法達(dá)成，因此在次微米之微影技術(shù)中，及有用以電子數(shù)為曝光光源者，由于電子束波長(zhǎng)甚短（），故可得甚佳之分辨率，作出更細(xì)之IC圖型，此種技術(shù)即稱(chēng)之電子束微影技術(shù)。電子束微影技術(shù)，目前已應(yīng)用于光罩制作上，至于應(yīng)用于光芯片制作中，則仍在發(fā)展中。 * h+ Z) e- D$ v/ KO( Y* c54 EFR（EARLY FAILURE RATE） 早期故障率 Early Failure Rate是產(chǎn)品可靠度

39、指針，意謂IC到客戶(hù)手中使用其可能發(fā)生故障的機(jī)率。當(dāng)DRAM生產(chǎn)測(cè)試流程中經(jīng)過(guò)BURN-IN高溫高壓測(cè)試后，體質(zhì)不佳的產(chǎn)品便被淘汰。為了確定好的產(chǎn)品其考靠度達(dá)到要求，所以從母批中取樣本做可靠度測(cè)試，試驗(yàn)中對(duì)產(chǎn)品加高壓高溫，催使不耐久的產(chǎn)品故障，因而得知產(chǎn)品的可靠度。故障機(jī)率與產(chǎn)品生命周期之關(guān)系類(lèi)似浴缸，稱(chēng)為Bathtub Curve. ) V; q0 j9 J) 5 ts* M55 ELECTROMIGRATION 電子遷移 所謂電子遷移，乃指在電流作用下金屬的質(zhì)量會(huì)搬動(dòng)，此系電子的動(dòng)量傳給帶正電之金屬離子所造成的。當(dāng)組件尺寸越縮小時(shí)，相對(duì)地電流密度則越來(lái)越大；當(dāng)此大電流經(jīng)過(guò)集成電路中之薄金屬

40、層時(shí)，某些地方之金屬離子會(huì)堆積起來(lái)，而某些地方則有金屬空缺情形，如此一來(lái)，堆積金屬會(huì)使鄰近之導(dǎo)體短路，而金屬空缺則會(huì)引起斷路。材料搬動(dòng)主要原動(dòng)力為晶界擴(kuò)散。有些方法可增加鋁膜導(dǎo)體對(duì)電遷移之抗力，例如：與銅形成合金，沉積時(shí)加氧等方式。 1 d. 2 D0 m9 V7 56 ELECTRON/HOLE 電子/ 電洞 電子是構(gòu)成原子的帶電粒子，帶有一單位的負(fù)電荷，環(huán)繞在原子核四周形成原子。墊洞是晶體中在原子核間的共享電子，因受熱干擾或雜質(zhì)原子取代，電子離開(kāi)原有的位置所遺留下來(lái)的“空缺”因缺少一個(gè)電子，無(wú)法維持電中性，可視為帶有一單位的正電荷。 & L w: 5 _2 S/ o6 j5 l57 ELL

41、IPSOMETER 橢圓測(cè)厚儀 將已知波長(zhǎng)之射入光分成線(xiàn)性偏極或圓偏極，照射在待射芯片，利用所得之不同橢圓偏極光之強(qiáng)度訊號(hào)，以Fourier分析及Fresnel方程式，求得待測(cè)芯片模厚度 / M, $ a5 _58 EM（ELECTRO MIGRATION TEST） 電子遷移可靠度測(cè)試 當(dāng)電流經(jīng)過(guò)金屬導(dǎo)線(xiàn)，使金屬原子獲得能量，沿區(qū)塊邊界（GRAIN Bounderies）擴(kuò)散（Diffusion），使金屬線(xiàn)產(chǎn)生空洞（Void），甚至斷裂，形成失效。其對(duì)可靠度評(píng)估可用電流密度線(xiàn)性模型求出：AF=【J（stress）/J（op）】nexp【Ea/Kb （1/T（op）- 1/T（stress）】

42、TF=AFT（stress） % q( Q/ t4 |, D% r# P |- 59 END POINT DETECTOR 終點(diǎn)偵測(cè)器 在電漿蝕刻中，利用其反應(yīng)特性，特別設(shè)計(jì)用以偵測(cè)反應(yīng)何時(shí)完成的一種裝置。一般終點(diǎn)偵測(cè)可分為下列三種：A.雷射終點(diǎn)偵測(cè)器（Laser Endpoint Detector）： 利用雷射光入射反應(yīng)物（即芯片）表 面，當(dāng)時(shí)顆發(fā)生時(shí)，反應(yīng)層之厚度會(huì)逐漸減少，因而反射光會(huì)有干擾訊號(hào)產(chǎn)生，當(dāng)蝕刻完成時(shí)，所接收之訊號(hào)亦已停止變化，即可測(cè)得終點(diǎn)。B.激發(fā)光終點(diǎn)偵測(cè)器（Optical Emission End Point Detector） 用一光譜接受器，接受蝕刻反應(yīng)中某一反應(yīng)副

43、產(chǎn)物（Byproduct）所激發(fā)之光譜，當(dāng)蝕刻反應(yīng)逐漸完成，此副產(chǎn)物減少，光譜也漸漸變?nèi)?，即可偵測(cè)得其終點(diǎn)。C.時(shí)間偵測(cè)器：直接設(shè)定反應(yīng)時(shí)間，當(dāng)時(shí)間終了，即結(jié)束其反應(yīng)。 / L, r: C O W4 r# z q3 F; r60 ENERGY 能量 能量是物理學(xué)之專(zhuān)有名詞。例如：B比A之電壓正100伏，若在A板上有一電子受B版正電吸引而加速跑到B版，這時(shí)電子在B版就比在A版多了100電子伏特的能量。 / . w8 h, m$ Z61 EPI WAFER 磊晶芯片 磊晶系在晶體表面成長(zhǎng)一層晶體。 ( S2 W8 J. 7 R7 e; ?1 ?62 EPROM（ERASABLE-PROGRAMMA

44、BLE ROM） 電子可程序只讀存儲(chǔ)器 MASK ROM內(nèi)所存的資料，是在 FAB 內(nèi)制造過(guò)程中便已設(shè)定好，制造完后便無(wú)法改變，就像任天堂游戲卡內(nèi)的MASK ROM，存的是金牌瑪麗就無(wú)法變成雙截龍。而EPROM是在ROM內(nèi)加一個(gè)特殊結(jié)構(gòu)叫A FAMDS，它可使ROM內(nèi)的資料保存，但當(dāng)紫外光照到它時(shí)，它會(huì)使 ROM內(nèi)的資料消失。每一個(gè)晶憶單位都?xì)w口。然后工程人員再依程序的規(guī)范，用30瓦左右的電壓將0101.資料灌入每一個(gè)記憶單位。如此就可灌電壓、紫外光重復(fù)使用，存入不同的資料。也就是說(shuō)如果任天堂卡內(nèi)使用的是EPROM，那么你打膩了金牌瑪麗，然后灌雙截龍的程序進(jìn)去，卡匣就變成雙截龍卡，不用去交換店

45、交換了。 % b& G- lK; 7 t 8 N63 ESDELECTROSTATIC DAMAGEELECTROSTATIC DISCHARGE 靜電破壞靜電放電 1自然界之物質(zhì)均由原子組成，而原子又由質(zhì)子、中子及電子組成。在正常狀態(tài)下，物質(zhì)成中性，而在日?；顒?dòng)中，會(huì)使物質(zhì)失去電子，或得到電子，此即產(chǎn)生一靜電，得到電子之物質(zhì)為帶負(fù)靜電，失去電子即帶正靜電。靜電大小會(huì)隨著日常的工作環(huán)境而有所不同。- D! 5 H: 4 N# W# x! O7 ?64 ETCH 蝕刻 在集成電路的制程中，常需要將整個(gè)電路圖案定義出來(lái)，其制造程序通常是先長(zhǎng)出或蓋上一層所需要之薄膜，在利用微影技術(shù)在這層薄膜上，以光

46、阻定義出所欲制造之電路圖案，再利用化學(xué)或物理方式將不需要之部分去除，此種去除步驟便稱(chēng)為蝕刻（ETCH）一般蝕刻可分為濕性蝕刻（WET ETCH）及干性蝕刻（DRY ETCH）兩種。所謂干性蝕刻乃是利用化學(xué)品（通常是鹽酸）與所欲蝕刻之薄膜起化學(xué)反應(yīng)，產(chǎn)生氣體或可溶性生成物，達(dá)到圖案定義之目的。而所謂干蝕刻，則是利用干蝕刻機(jī)臺(tái)產(chǎn)生電漿，將所欲蝕刻之薄膜反映產(chǎn)生氣體由PUMP抽走，達(dá)到圖案定義之目的。 6 A! y+ D* B% N1 X65 EXPOSURE 曝光 其意義略同于照相機(jī)底片之感光在集成電路之制造過(guò)程中，定義出精細(xì)之光組圖形為其中重要的步驟，以運(yùn)用最廣之5X STEPPER為例，其方式

47、為以對(duì)紫外線(xiàn)敏感之光阻膜作為類(lèi)似照相機(jī)底片，光罩上則有我們所設(shè)計(jì)之各種圖形，以特殊波長(zhǎng)之光線(xiàn)（G-LINE 436NM）照射光罩后，經(jīng)過(guò)縮小鏡片（REDUCTION LENS）光罩上之圖形則成5倍縮小，精確地定義在底片上（芯片上之光阻膜）經(jīng)過(guò)顯影后，即可將照到光（正光阻）之光阻顯掉，而得到我們想要之各種精細(xì)圖形，以作為蝕刻或離子植入用。因光阻對(duì)于某特定波長(zhǎng)之光線(xiàn)特別敏感，故在黃光室中早將一切照明用光元過(guò)濾成黃色，以避免泛白光源中含有對(duì)光阻有感光能力之波長(zhǎng)成分在，這一點(diǎn)各相關(guān)人員應(yīng)特別注意，否則會(huì)發(fā)生光線(xiàn)污染現(xiàn)象，而擾亂精細(xì)之光阻圖。 ) O8 6 M. x3 Y w66 FABRICATION

48、（FAB） 制造 Fabrication為“裝配”或“制造”之意，與Manufacture意思一樣，半導(dǎo)體制造程序，其步驟繁多，且制程復(fù)雜，需要有非常精密的設(shè)備和細(xì)心的作業(yè)，才能達(dá)到吳缺點(diǎn)的品質(zhì)。FAB系Fabrication之縮寫(xiě)，指的是“工廠”之意。我們常稱(chēng)FAB為“晶圓區(qū)”，例如：進(jìn)去“FAB”之前需穿上防塵衣。 6 Y6 E7 * l. A! i67 FBFC（FULL BIT FUNCTION CHIP） 全功能芯片 由于產(chǎn)品上會(huì)有缺陷，所以有些芯片無(wú)法全功能工作。因此須要雷射修補(bǔ)前測(cè)試，以便找到缺陷位置及多寡，接著就能利用雷射修補(bǔ)，將有缺陷的芯片修補(bǔ)成全功能的芯片。當(dāng)缺陷超過(guò)一定限

49、度時(shí)，無(wú)法修補(bǔ)成全功能芯片 ) k, x- 7 s/ y: g68 FIELD/MOAT 場(chǎng)區(qū) FIELD直譯的意思是場(chǎng)，足球場(chǎng)和武道場(chǎng)等的場(chǎng)都叫做FIELD。它的含意就是一個(gè)有專(zhuān)門(mén)用途的區(qū)域。在IC內(nèi)部結(jié)構(gòu)中，有一區(qū)域是隔離電場(chǎng)的地方，通常介于兩個(gè)MOS晶體管之間，稱(chēng)為場(chǎng)區(qū)。場(chǎng)區(qū)之上大部分會(huì)長(zhǎng)一層厚的氧化層。 ; 6 + v9 G0 W3 q7 E69 FILTRATION 過(guò)濾 用過(guò)濾器（FILTER，為一半透膜折疊而成）將液體或氣體中的雜質(zhì)給過(guò)濾掉，此稱(chēng)為FILTRATION【過(guò)濾】因IC制造業(yè)對(duì)潔凈式的要求是非常嚴(yán)格的，故各種使用的液體或氣體，必須借著一個(gè)PUMP制造壓差來(lái)完成，如何炫

50、則一組恰當(dāng)?shù)倪^(guò)濾器及PUMP是首要的課題。 / l, J, Z# Z: Z* y k70 FIT（FAILURE IN TIME） FIT適用以表示產(chǎn)品可靠度的單位FIT=1Eailure in 10 9 Device-Hours例如1000 Device 工作1000Hours后1 Device故障，則該產(chǎn)品的可靠度為：（1Failure）/（1000 Devices*1000 Hours）=1000 FITs & Li9 ! P) s6 j# 71 FOUNDRY 客戶(hù)委托加工 客戶(hù)委托加工主要是接受客戶(hù)委托，生產(chǎn)客戶(hù)自有權(quán)利的產(chǎn)品，也就是客戶(hù)提供光罩，由SMIC來(lái)生產(chǎn)制造，在將成品出售給

51、客戶(hù)，指收取代工過(guò)程費(fèi)用，這種純粹代工，不涉及銷(xiāo)售的方式在國(guó)際間較通常的稱(chēng)呼就是硅代工（Silicon Foundry）。 1 V/ d; n3 r; G3 C. _$ t; B72 FOUR POINT PROBE 四點(diǎn)偵測(cè) 是量測(cè)芯片片阻值（Sheet Resistance）RS的儀器。原理如下：有ABCD四針，A、D間通以電流I，B、C兩針量取電壓差（V），則RS=K. V/I K是常數(shù)比例和機(jī)臺(tái)及針尖距離有關(guān) 1 K+ ?1 w% Z2 4 73 F/S（FINESONIC CLEAN） 超音波清洗 超音波清洗的主要目的是用來(lái)去除附著在芯片表面的灰塵，其反應(yīng)機(jī)構(gòu)有二：1. 化學(xué)作用：利

52、用SC-1中的NH4OH，H2O2與Silicon表面反應(yīng)，將灰塵剝除。2. 2.物理作用：利用頻率800KHz，功率450W2的超音波震蕩去除灰塵。 8 p% m0 8 p. D) J74 FTIR 傅氏轉(zhuǎn)換紅外線(xiàn)光譜分析儀 FTIR乃利用紅外線(xiàn)光譜經(jīng)傅利葉轉(zhuǎn)換進(jìn)而分析雜質(zhì)濃度的光譜分析儀器。目的：已發(fā)展成熟，可Routine應(yīng)用者，計(jì) 有： A.BPSG/PSG之含磷、含硼量預(yù)測(cè)。 B.芯片之含氧、含碳量預(yù)測(cè)。 C.磊晶之厚度量測(cè)。發(fā)展中需進(jìn)一步Setup者有： A.氮化硅中氫含量預(yù)測(cè)。 B.復(fù)晶硅中含氧量預(yù)測(cè)。 C.光阻特性分析。FTIR為一極便利之分析儀器，STD的建立為整個(gè)量測(cè)之重點(diǎn)

53、，由于其中多利用光學(xué)原理、芯片狀況（i.e.晶背處理狀況）對(duì)量測(cè)結(jié)果影響至鉅。 / L5 M% : 2 F( K75 FTY（FINAL TEST YIELD） 在晶圓出廠后，必須經(jīng)過(guò)包裝及T1（斷/短路測(cè)試），Burn -in（燒結(jié)），T3（高溫功能測(cè)試），T4（低溫功能測(cè)試），QA測(cè)試，方能銷(xiāo)售、出貨至客戶(hù)手中。在這段漫長(zhǎng)而繁雜的測(cè)試過(guò)程中，吾人定義Final Test Yield 為：T1 Yield* Burn in Yield*T3 Yield*T4 Yield * |6 l1 v$ x& 76 FUKE DEFECT 成因?yàn)楣杌镏趸?，尤其是以水蒸氣去致密化PBSG時(shí)會(huì)發(fā)生，造成

54、閘極（Poly Gate）與金屬間的短路。硅化物之氧化可分為二類(lèi)型：（以TiSi2）1. 熱力學(xué)觀點(diǎn)SiO2是最穩(wěn)定，故Si 擴(kuò)散至TiSi2之表面時(shí)會(huì)與水反應(yīng)成SiO2而非TiO2。2. 動(dòng)力學(xué)觀點(diǎn)而言，當(dāng)Si不足時(shí)則會(huì)形成TiO2而將TiSi2分解。 ! o, C7 D. ?/ m77 GATE OXIDE 閘極氧化層 GATE OXIDE是MOSFET（金氧半場(chǎng)效晶體管）中相當(dāng)重要的閘極之下的氧化層。此氧化層厚度較薄，且品質(zhì)要求也較嚴(yán)格。 % R u0 ; v8 , H6 78 GATE VALVE 閘閥 用來(lái)控制氣體壓力之控制裝置。通常閘閥開(kāi)啟越大，氣體于反應(yīng)室內(nèi)呈現(xiàn)之壓力較低；反之，

55、開(kāi)啟越小，壓力較高。 & # _ E5 m. s! xi; y79 GEC（GOOD ELECTRICAL CHIP） 優(yōu)良電器特性芯片 能夠合于規(guī)格書(shū)（Data Book）上所定義電器特性的芯片。這些芯片才能被送往芯片包裝工廠制成成品銷(xiāo)售給客戶(hù)。 , a0 M4 $ p+ K; c80 GETTERING 吸附 “Gettering”系于半導(dǎo)體制程中，由于可能受到晶格缺陷（Crystal Defect）或金屬類(lèi)雜質(zhì)污染等之影響，造成組件接口之間可能有漏電流（Junction Leakage）存在，而影響組件特性；如何將這些晶格缺陷、金屬雜質(zhì)摒除解決的種種技術(shù)上作法，就叫做 ”Getterin

56、g”吸附。吸附一般又可分 “內(nèi)部的吸附”-Intrinsic Gettering 及 “外部的吸附”-Extrinsic Gettering。前者系在下線(xiàn)制造之前先利用特殊高溫步驟讓晶圓表面的晶格缺陷或含氧量盡量降低。后者系利用外在方法如：晶背傷言、磷化物（POCl3）預(yù)置ETC將晶圓表面的缺陷及雜質(zhì)等盡量吸附到晶圓背面。兩者均可有效改善上述問(wèn)題。 , f6 Z# w: v. L) ? 81 G-LINE G-光線(xiàn) G-line系指一種光波的波長(zhǎng)，多系水銀燈所發(fā)出之光波波長(zhǎng)之一，其波長(zhǎng)為436nm。G-line之光源，最常作為Stepper所用之水銀燈，本來(lái)系由許多不同之波長(zhǎng)的光組成，利用一些

57、Mirror和Filter反射、過(guò)濾的結(jié)果，會(huì)將其它波長(zhǎng)之光過(guò)濾掉，僅余G-line作為曝光用。使用單一波長(zhǎng)作為曝光光源可以得到較佳的能量控制和解吸力，但由于其為單色波故產(chǎn)生之駐波效應(yīng)（Standing Wave）對(duì)光阻圖案產(chǎn)生很大的影響。在選擇最佳光阻厚度，以府合駐波效應(yīng)，成為G-line Standing最要的工作之一。 2 y7 U+ ) H4 y Q82 GLOBAL ALIGNMENT 整片性對(duì)準(zhǔn)與計(jì)算 Global Alignment系指整片芯片在曝光前，先作整片性之對(duì)準(zhǔn)與計(jì)算，然后接著可做整片芯片之曝光。GLOBAL ALIGNMENT分為兩種：1普通的Global Alignm

58、ent：每片芯片共對(duì)準(zhǔn)左右兩點(diǎn)。2 Advance Global Alignment：每片芯片對(duì)準(zhǔn)預(yù)先設(shè)定好之指定數(shù)個(gè)Field的對(duì)準(zhǔn)鍵，連續(xù)對(duì)準(zhǔn)完畢并晶計(jì)算機(jī)計(jì)算后，才整片曝光。 ; 2 y* t, X/ _: K% F) lV83 GOI（GATE OXIDE INTEGRITY） 閘極氧化層完整性 半導(dǎo)體組件中，閘極氧化層的完整與否關(guān)系著電容上電荷的存放能力，故需設(shè)計(jì)一適當(dāng)流程，其主要目的在側(cè)閘極氧化層之崩潰電壓（breakdown voltage）、有效氧化層厚度等，以仿真閘極氧化層的品質(zhì)及可信賴(lài)度，通常即以此崩潰電壓值表示GOI的優(yōu)劣程度。 % p3 _& * P1 A84 GRAIN SIZ