XILINX ISE 14.1設(shè)計教程_第1頁
XILINX ISE 14.1設(shè)計教程_第2頁
XILINX ISE 14.1設(shè)計教程_第3頁
XILINX ISE 14.1設(shè)計教程_第4頁
XILINX ISE 14.1設(shè)計教程_第5頁
已閱讀5頁，還剩78頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、傳統(tǒng)數(shù)字系統(tǒng)設(shè)計流程設(shè)計目標(biāo)人工給出真值表人工給出真值表人工化簡卡諾圖人工化簡卡諾圖得到最簡表達式得到最簡表達式人工使用人工使用LSI電路實現(xiàn)電路實現(xiàn)系統(tǒng)調(diào)試和驗證系統(tǒng)調(diào)試和驗證現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程設(shè)計目標(biāo)設(shè)計目標(biāo)設(shè)計輸入設(shè)計輸入功能級仿真功能級仿真邏輯綜合邏輯綜合時序仿真時序仿真系統(tǒng)調(diào)試與驗證系統(tǒng)調(diào)試與驗證entity lab1 is port(a,b,c : in std_logic; y : out std_logic);end lab1; architecture rtl of lab1 isbegin yGenerate File關(guān)閉該界面基于基于VHDL語言的語言的ISE設(shè)計流程設(shè)

2、計流程-生成PROM文件并下載到PROM 下面將生成的PROM文件燒到PROM芯片中。選擇Boundary Scan準(zhǔn)備分配PROM文件給XCF04S基于基于VHDL語言的語言的ISE設(shè)計流程設(shè)計流程-生成PROM文件并下載到PROM鼠標(biāo)右鍵點擊芯片圖標(biāo)選擇Assign New ConfigurationFile基于基于VHDL語言的語言的ISE設(shè)計流程設(shè)計流程-生成PROM文件并下載到PROM選擇選擇counter_burn.mcs文件文件點擊“打開”按鈕基于基于VHDL語言的語言的ISE設(shè)計流程設(shè)計流程-生成PROM文件并下載到PROM鼠標(biāo)右健點擊芯片圖標(biāo),出現(xiàn)下面的菜單點擊“Program”選項，開始對FPGA進行編程基于基于VHDL語言的語言的ISE設(shè)計流程設(shè)計流程-生成PROM文件并下載到PROM出現(xiàn)編程進度條編程完成后，出現(xiàn)下面界面基于基于VHDL語言的語言的ISE設(shè)計流程設(shè)計流程-生成PROM文件并下載到PROM 關(guān)閉電源重新上電，程序從關(guān)閉電源重新上電，程序從PROM自動引導(dǎo)到自動引導(dǎo)到FPGA芯片中。芯片中。 關(guān)閉配置界面，不保存任何信

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論