邏輯代數(shù)基礎(chǔ)練習(xí)題

1、第 1 頁邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 單項(xiàng)選擇題單項(xiàng)選擇題 填空題填空題第 2 頁1、下列各數(shù)中，最小的數(shù)是、下列各數(shù)中，最小的數(shù)是 ( ) 。 分分 析析 提提 示示 數(shù)用不同進(jìn)制及編碼表示時(shí)，不能直接比較大小、相等關(guān)系，數(shù)用不同進(jìn)制及編碼表示時(shí)，不能直接比較大小、相等關(guān)系，須先變換成同一進(jìn)制，再比較大小、相等關(guān)系。須先變換成同一進(jìn)制，再比較大小、相等關(guān)系。 如統(tǒng)一表示成十進(jìn)制數(shù)：如統(tǒng)一表示成十進(jìn)制數(shù)： ( 101111 ) 2 = ( 47 ) 10 ( 55 ) 8= ( 45 ) 10 ( 3A ) 16= ( 58 ) 10 ( 01010110 ) 8421BCD= ( 56 ) 1

2、0 ( 101111 ) 2 A ( 55 ) 8B ( 3A ) 16 C ( 01010110 ) 8421BCDD第 3 頁2、 ( 0011 1001 0001 ) 8 4 2 1BCD 轉(zhuǎn)換成十進(jìn)制數(shù)是轉(zhuǎn)換成十進(jìn)制數(shù)是 ( ) 。 ( 913 ) 10A ( 391 ) 10B ( 623 ) 10 C ( 390 ) 10 D分分 析析 提提 示示 依依 8、4、2、1權(quán)，將每組權(quán)，將每組 8421BCD碼轉(zhuǎn)換成一位十進(jìn)制數(shù)：碼轉(zhuǎn)換成一位十進(jìn)制數(shù)： 0 0 1 1 1 0 0 1 0 0 01 3 9 1第 4 頁3、 ( 1000 0110 1001 ) 余余3 BCD 轉(zhuǎn)換成十

3、進(jìn)制數(shù)是轉(zhuǎn)換成十進(jìn)制數(shù)是 ( ) 。 536 A 869B 2153 C 263 D分分 析析 提提 示示 依依 8、4、2、1權(quán)，將每組權(quán)，將每組 余余3BCD碼轉(zhuǎn)換成一位十進(jìn)制數(shù)然碼轉(zhuǎn)換成一位十進(jìn)制數(shù)然后再減后再減3 ： 8 6 9 1 0 0 0 0 1 1 0 1 0 01 5 3 3 3 6 3第 5 頁8、僅當(dāng)全部輸入均為僅當(dāng)全部輸入均為0 0時(shí)，輸出才為時(shí)，輸出才為0 0，否則輸出為，否則輸出為1 1，這種邏輯，這種邏輯關(guān)系為關(guān)系為 ( ) 。 與邏輯與邏輯 A 或邏輯或邏輯 B 非邏輯非邏輯 C 異或邏輯異或邏輯 D分分 析析 提提 示示 將題所述邏輯關(guān)系，列出真值表表示：將題

4、所述邏輯關(guān)系，列出真值表表示： A B Y0 0 00 1 11 0 11 1 1真真 值值 表表 真值表表明，輸入變量中只要有一個(gè)或真值表表明，輸入變量中只要有一個(gè)或一個(gè)取值為一個(gè)取值為1時(shí)，輸出為時(shí)，輸出為1。BAABBABAY或者由真值表寫出邏輯表達(dá)式并化簡(jiǎn)：或者由真值表寫出邏輯表達(dá)式并化簡(jiǎn)：輸出、輸入之間為邏輯或關(guān)系。輸出、輸入之間為邏輯或關(guān)系。為或邏輯表達(dá)式。為或邏輯表達(dá)式。第 6 頁9、 或非門的邏輯關(guān)系可表述為或非門的邏輯關(guān)系可表述為 ( ) 。 全全0出出0，有，有1出出1 A 全全0出出1，有，有1出出0 B 全全1出出0，有，有0出出1 C 有有0出出1，全，全1出出0 D

5、分分 析析 提提 示示 A B Y0 0 10 1 01 0 01 1 0真真 值值 表表BAY由邏輯表達(dá)式列出真值表：由邏輯表達(dá)式列出真值表：以最少變量個(gè)數(shù)以最少變量個(gè)數(shù)2變量寫出或非門的邏輯表達(dá)式變量寫出或非門的邏輯表達(dá)式 ：由真值表可知輸出、輸入邏輯關(guān)系為：由真值表可知輸出、輸入邏輯關(guān)系為：輸入全輸入全0時(shí)輸出為時(shí)輸出為1，輸入有，輸入有1時(shí)輸出為時(shí)輸出為0。 第 7 頁10、下列各種邏輯門中，為基本邏輯門的是下列各種邏輯門中，為基本邏輯門的是 ( ) 。 AAYB& BAYB=1 CAYB1 DAYB& 分分 析析 提提 示示 基本邏輯門：基本邏輯門：實(shí)現(xiàn)實(shí)現(xiàn) 與、或、非與、或、非 基

6、本邏輯運(yùn)算的門?；具壿嬤\(yùn)算的門。 第 8 頁11、下列各種門中，屬于復(fù)合邏輯門下列各種門中，屬于復(fù)合邏輯門的是的是 ( ) 。 與門與門A 或門或門 B 非門非門 C 異或異或門門 D分分 析析 提提 示示 復(fù)合復(fù)合邏輯門：邏輯門：實(shí)現(xiàn)實(shí)現(xiàn) 一種以上一種以上基本邏輯運(yùn)算的門?；具壿嬤\(yùn)算的門。 第 9 頁12、一個(gè)有雙輸入端、一個(gè)有雙輸入端 A、B 的或非門，當(dāng)?shù)幕蚍情T，當(dāng) B 分別為分別為0、1時(shí)，輸出時(shí)，輸出 Y分別為分別為 ( ) 。 BA, 0 AA, A C0, A D1, A 雙輸入端雙輸入端 A、B 的或非門的邏輯表達(dá)式的或非門的邏輯表達(dá)式 當(dāng)當(dāng) B = 1 時(shí)，時(shí)，當(dāng)當(dāng) B

7、= 0 時(shí)，時(shí)，BAYAAY0011 AY分分 析析 提提 示示第 10 頁A，A B、A，0 C、0，A D、1，A13、一個(gè)有雙輸入變量一個(gè)有雙輸入變量 A、B 的異或門，當(dāng)?shù)漠惢蜷T，當(dāng)B分別為分別為0、1時(shí)，輸出時(shí)，輸出 Y分別為分別為 ( ) 。 AA, A C0, A D1, A BA, 0分分 析析 提提 示示 雙輸入端雙輸入端 A、B 的異或門的邏輯表達(dá)式的異或門的邏輯表達(dá)式 當(dāng)當(dāng) B = 1 時(shí)，時(shí)，當(dāng)當(dāng) B = 0 時(shí)，時(shí)，Y = AB + ABY = A 0 + A 0 = A. . Y = A 1 + A 1 = A. . 第 11 頁25、下列函數(shù)表達(dá)式中，為標(biāo)準(zhǔn)與或式

8、的是下列函數(shù)表達(dá)式中，為標(biāo)準(zhǔn)與或式的是 ( ) 。 ABCBACABACBAF),( B ABBABAF),( CBACBACBACBAF),( DBBABAF),(分分 析析 提提 示示 標(biāo)準(zhǔn)與或式為與項(xiàng)是最小項(xiàng)的與或式。標(biāo)準(zhǔn)與或式為與項(xiàng)是最小項(xiàng)的與或式。 第 12 頁26、和函數(shù)和函數(shù) 不不相等的表達(dá)式為相等的表達(dá)式為 ( ) 。 F = AB + BC ABCBA BCBBA C)(CBBA DCBBA分分 析析 提提 示示 將各答案變換成與或式，再和給定函數(shù)式對(duì)比：將各答案變換成與或式，再和給定函數(shù)式對(duì)比： BCBABABCBABCBABCBABCBABCACBACBBACBBACBB

9、A)(BCBABCACBACBBA)(BCBACBBACBBACBBA)(第 13 頁29、圖示電路均為、圖示電路均為TTL門，多余輸入端接錯(cuò)的是門，多余輸入端接錯(cuò)的是 ( ) 。 ABCD分分 析析 提提 示示 分別寫出各電路的邏輯表達(dá)式，再和給定函數(shù)式對(duì)比：分別寫出各電路的邏輯表達(dá)式，再和給定函數(shù)式對(duì)比： ABAB10A、 輸出輸出 B、 輸出輸出 BABA 0C、 輸出輸出 CDABCDAB11D、 輸出輸出 ABAB 1第 14 頁 30、函數(shù)函數(shù) 的最簡(jiǎn)化簡(jiǎn)結(jié)果為的最簡(jiǎn)化簡(jiǎn)結(jié)果為 ( ) 。 Y = ABC + ABC + ABC + ABC BB AA CC DC分分 析析 提提

10、示示 用公式法化簡(jiǎn)：用公式法化簡(jiǎn)： )()(BBCABBCACABCBACBACBACCAACCACACACA1)(11或用卡諾圖法化簡(jiǎn)?；蛴每ㄖZ圖法化簡(jiǎn)。第 15 頁31、函數(shù)函數(shù) Y 的真值表如下表所示，則的真值表如下表所示，則 Y 的最簡(jiǎn)與或式為的最簡(jiǎn)與或式為 ( ) 。 A B C Y0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 01 0 1 01 1 0 11 1 1 1真真 值值 表表 ABCABY BCAACY CCABY DCBAY分分 析析 提提 示示 將給定函數(shù)的真值表轉(zhuǎn)換成將給定函數(shù)的真值表轉(zhuǎn)換成卡諾圖，并畫包圍圈化簡(jiǎn)：卡諾圖，并畫包圍圈化簡(jiǎn)： CA

11、BYA BC 00 01 11 10 01 0 1 1 1 0 0 1 1 化簡(jiǎn)后最簡(jiǎn)與或式為：化簡(jiǎn)后最簡(jiǎn)與或式為： 第 16 頁33、邏輯、邏輯函數(shù)函數(shù) Y (A,B,C,D) = ( 0,1,4,7,9,10,13 ) + ( 2,5,8,12,15 ) 的最簡(jiǎn)與或式為的最簡(jiǎn)與或式為 ( ) 。 d m ADBBDAY BCDBBDY CCDBBDY DDBBDBCY分分 析析 提提 示示 作出給定函數(shù)的作出給定函數(shù)的卡諾圖，并畫包圍圈化簡(jiǎn)：卡諾圖，并畫包圍圈化簡(jiǎn)： CDBBDYAB CD 00011110 1 1 0 1 1 0 1 0 1 0 1 化簡(jiǎn)后最簡(jiǎn)與或式為：化簡(jiǎn)后最簡(jiǎn)與或式為

12、： 00 01 11 10 第 17 頁2、BCD碼都是以碼都是以 位二進(jìn)制數(shù)來表示一位十進(jìn)制數(shù)，位二進(jìn)制數(shù)來表示一位十進(jìn)制數(shù)，常用的常用的BCD碼有碼有 碼、碼、2421碼、余碼、余3碼等。碼等。 參參 考考 答答 案案 4 8421 分分 析析 提提 示示 BCD碼為碼為 二二 十十 進(jìn)制代碼，用進(jìn)制代碼，用4位二進(jìn)制數(shù)來表示一位十進(jìn)位二進(jìn)制數(shù)來表示一位十進(jìn)制數(shù)。制數(shù)。 第 18 頁3、二值邏輯變量的兩種取值是邏輯二值邏輯變量的兩種取值是邏輯 “ ” 和邏輯和邏輯“ ”。 參參 考考 答答 案案 0 1 分分 析析 提提 示示 二二值邏輯變量，只有值邏輯變量，只有 0 和和 1 的兩種取值

13、的兩種取值 ，且，且 0 和和 1 沒有大小沒有大小的數(shù)量含義，僅表示兩種相對(duì)立的狀態(tài)。的數(shù)量含義，僅表示兩種相對(duì)立的狀態(tài)。第 19 頁4、基本的邏輯關(guān)系有基本的邏輯關(guān)系有 “ ” 邏輯、邏輯、“ ”邏輯邏輯和和“非非”邏輯三種。邏輯三種。 參參 考考 答答 案案 與與 或或 分分 析析 提提 示示 與邏輯、或邏輯、非邏輯是三種基本邏輯關(guān)系。與邏輯、或邏輯、非邏輯是三種基本邏輯關(guān)系。 第 20 頁5、邏輯與的含義是：只有輸入變量都為、邏輯與的含義是：只有輸入變量都為 時(shí)，輸出變量才時(shí)，輸出變量才為為1；反之，只要輸入變量中有一個(gè)為；反之，只要輸入變量中有一個(gè)為 ，輸出變量便為，輸出變量便為0。 參參 考考 答答 案案 1 0 分分 析析 提提 示示 A B Y0 0 00 1 01 0 01 1 1真真 值值 表表BAY由邏輯表達(dá)式列出真值表：由邏輯表達(dá)式列出真值表：以最少變量個(gè)數(shù)以最少變量個(gè)數(shù)2變量寫出邏輯與表達(dá)式變量寫出邏輯與表達(dá)式 ：由真值表可知輸出、輸入邏輯關(guān)系為：由真值表可知輸出、輸入邏輯關(guān)系為：輸入全為輸入全為1時(shí)輸出為時(shí)輸出為1，輸入有，輸入有0時(shí)輸出為時(shí)輸出為0。 第 21 頁 8、函數(shù)函數(shù) 的標(biāo)準(zhǔn)與或式為的標(biāo)準(zhǔn)與或式為F( A,B,C ) = AB + BC