廣東工業(yè)大學(xué)832計(jì)算機(jī)組成原理考研答案2012017年廣工自主命題,改卷比較松

1、1 1 . .什么是“程序訪問的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理？答：程序的局部性原理，即程序的地址訪問流有很強(qiáng)的時(shí)序相關(guān)性，未來(lái)的訪問模式與最近已發(fā)生的訪問模式相似。根據(jù)這一局部性原理，把主存儲(chǔ)器中訪問概率最高的。程序運(yùn)行的局部性原理指在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問。在空間上這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)。在訪問順序上指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大。 存儲(chǔ)系統(tǒng)中 Cache 上存層次和主存-輔存層次均采用了程序訪問的局部性原理。2 2 . .簡(jiǎn)述計(jì)算機(jī)的中斷處理過程與調(diào)用子程序程序的區(qū)別。答：兩者的根本區(qū)別表現(xiàn)在服務(wù)時(shí)間和服務(wù)對(duì)象

2、上不一樣。1）調(diào)用子程序發(fā)生的時(shí)間是已知的和固定的，即在主程序的調(diào)用指令（CALL 執(zhí)行時(shí)發(fā)生主程序調(diào)用子程序過程， 調(diào)用指令所在位置是已知的和固定的； 而中斷過程發(fā)生的時(shí)間一般是隨機(jī)的，CPU 在執(zhí)行某一主程序時(shí)受到中斷源提出的中斷申請(qǐng)，就發(fā)生中斷過程，而中斷申請(qǐng)一般由硬件電路產(chǎn)生，申請(qǐng)時(shí)間是隨機(jī)的。也可以說(shuō)，調(diào)用子程序是程序設(shè)計(jì)者事先安排好的，而執(zhí)行中斷服務(wù)程序是由系統(tǒng)工作環(huán)境隨機(jī)決定的。2）子程序完全為主程序服務(wù)，兩者屬于主從關(guān)系。主程序需要子程序時(shí)就去調(diào)用子程序，并把調(diào)用結(jié)果帶回主程序繼續(xù)執(zhí)行。而中斷服務(wù)程序與主程序二者一般是無(wú)關(guān)的，兩者是平行關(guān)系。3）主程序調(diào)用子程序的過程完全屬于軟

3、件處理過程，不需要專門的硬件電路，而中斷處理系統(tǒng)是一個(gè)軟、硬件結(jié)合的系統(tǒng)，需要專門的硬件電路才能完成中斷處理的過程。4）子程序嵌套可以實(shí)現(xiàn)若干級(jí)，嵌套的最多級(jí)數(shù)受計(jì)算機(jī)內(nèi)存開辟的堆棧大小限制；而中斷嵌套級(jí)數(shù)主要由中斷優(yōu)先級(jí)來(lái)決定，一般優(yōu)先級(jí)不會(huì)很大。從宏觀上看，雖然程序中斷方式克服了程序查詢方式中 CPU 踏步”現(xiàn)象，實(shí)現(xiàn)了 CPU 與 IO 并行工作，提高了 CPU 的資源利用率，但從微觀操作分析，CPU 在處理中斷程序時(shí)，仍需暫停原程序的正常運(yùn)行，尤其是當(dāng)高速 I/O 設(shè)備或輔助存儲(chǔ)器頻繁地、成批地與主存交換信息時(shí)，需不斷打斷 CPU 執(zhí)行現(xiàn)行程序，而執(zhí)行中斷服務(wù)程序。另解：1）子程序調(diào)用

4、是預(yù)先安排好的，程序中斷是隨機(jī)發(fā)生的；2）調(diào)用子程序，是為主程序服務(wù)的，而中斷程序與主程序的程序毫無(wú)關(guān)系；3）子程序是由調(diào)用指令給出目標(biāo)地址，中斷是通過隱指令獲得中斷服務(wù)程序的入口地址3 . .簡(jiǎn)述 riserise 和 cisccisc 的區(qū)別。RISCg 精簡(jiǎn)指令集計(jì)算機(jī)的簡(jiǎn)稱，其特點(diǎn)是指令集簡(jiǎn)單、指令編碼較為規(guī)范、易用流水線的技術(shù)提高性能、一般采用 load-store 結(jié)構(gòu)、通用寄存器的個(gè)數(shù)較多，優(yōu)點(diǎn)是設(shè)計(jì)簡(jiǎn)單、主頻高，缺點(diǎn)是程序較大、依賴編譯器的優(yōu)化。CISO 復(fù)雜指令集計(jì)算機(jī)的簡(jiǎn)稱，其特點(diǎn)是指令集復(fù)雜、指令條數(shù)多、指令編碼不規(guī)范、流水線的實(shí)現(xiàn)較復(fù)雜、一般支持多種尋址方式，優(yōu)點(diǎn)是程序

5、較小、編譯器的要求較低，缺點(diǎn)是設(shè)計(jì)復(fù)雜、主頻較低。4 . .簡(jiǎn)要描述外設(shè)進(jìn)行 DMADMA 操作的過程及 DMADMA 方式的主要優(yōu)點(diǎn)(1)外設(shè)發(fā)出 DMA 請(qǐng)求；(2)CPU 響應(yīng)請(qǐng)求，DMA 控制器從 CPU 接管總線的控制；(3)由 DMA 控制器執(zhí)行數(shù)據(jù)傳送操作；(4)向 CPU 報(bào)告 DMA 操作結(jié)束。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快簡(jiǎn)要 DMADMA 控制器的組成和操作的過程系統(tǒng)總線(1)內(nèi)存地址計(jì)數(shù)器：用于存放內(nèi)存中要交換的數(shù)據(jù)的地址。在 DMA 傳送前，須通過程序?qū)?shù)據(jù)在內(nèi)存中的起始位置(首地址)送到內(nèi)存地址計(jì)數(shù)器。 而當(dāng) DMA 傳送時(shí)， 每交換一次數(shù)據(jù)，將地址計(jì)數(shù)器加“1”，從而以

6、增量方式給出內(nèi)存中要交換的一批數(shù)據(jù)的地址。(2)字計(jì)數(shù)器：用于記錄傳送數(shù)據(jù)塊的長(zhǎng)度(多少字?jǐn)?shù))。其內(nèi)容也是在數(shù)據(jù)傳送之前由程序預(yù)置，交換的字?jǐn)?shù)通常以補(bǔ)碼形式表示。在 DMA 傳送時(shí)，每傳送一個(gè)字，字計(jì)數(shù)器就加“1”。當(dāng)計(jì)數(shù)器溢出即最高位產(chǎn)生進(jìn)位時(shí)，表示這批數(shù)據(jù)傳送完畢，于是引起 DMA 控制器向 CPU 發(fā)出中斷信號(hào)。(3)數(shù)據(jù)緩沖寄存器：用于暫存每次傳送的數(shù)據(jù)(一個(gè)字)。當(dāng)輸入時(shí)，由設(shè)備(如磁盤)送往數(shù)據(jù)緩沖寄存器，再由緩沖寄存器通過數(shù)據(jù)總線送到內(nèi)存。反之，輸出時(shí)，由內(nèi)存通過數(shù)據(jù)總線送到數(shù)據(jù)緩沖寄存器，然后再送到設(shè)備。(4)“DMA 請(qǐng)求”標(biāo)志：每當(dāng)設(shè)備準(zhǔn)備好一個(gè)數(shù)據(jù)字后給出一個(gè)控制信號(hào)，使

7、“DMA請(qǐng)求”標(biāo)志置“1”。該標(biāo)志置位后向“控制/狀態(tài)”邏輯發(fā)出 DMA 請(qǐng)求，后者又向 CPU發(fā)出總線使用權(quán)的請(qǐng)求(HOLD)CPU 響應(yīng)此請(qǐng)求后發(fā)回響應(yīng)信號(hào) HLDA,“控制/狀態(tài)”邏輯接收此信號(hào)后發(fā)出 DMA 響應(yīng)信號(hào)，使“DMA 請(qǐng)求”標(biāo)志復(fù)位，為交換下一個(gè)字做好準(zhǔn)備。5 5)“控制/狀態(tài)”邏輯：由控制和時(shí)序電路以及狀態(tài)標(biāo)志等組成，用于修改內(nèi)存地址計(jì)數(shù)器和字計(jì)數(shù)器，指定傳送類型(輸入或輸出)，并對(duì)“DMA 請(qǐng)求”信號(hào)和 CPU 響應(yīng)信號(hào)進(jìn)行協(xié)調(diào)和同步。(6)中斷機(jī)構(gòu)：當(dāng)字計(jì)數(shù)器溢出時(shí)，意味著一組數(shù)據(jù)交換完畢，由溢出信號(hào)觸發(fā)中斷機(jī)構(gòu)，向 CPU 提出中斷報(bào)告。5,現(xiàn)有如下存儲(chǔ)芯片：2Kx

8、2Kx1 1 的 ROMROM、4Kx4Kx1 1 的 RAMRAM、8Kx8Kx1 1 的 ROMROM。若用它們組成容量為16KB 的存儲(chǔ)器，前 4KB 為 ROM,后 12KB 為 RAM,CPU 的地址總線 16 位。(1)各種存儲(chǔ)芯片分別用多少片？(2)正確使用譯碼器及門電路，并畫出相應(yīng)的邏輯結(jié)構(gòu)圖。(3)指出有無(wú)地址重疊現(xiàn)象。解：(1)16 片 2Kx1 的 ROM、24 片 4Kx1 的 RAM(2)見下圖：(3)有地址重疊現(xiàn)象。因?yàn)榈刂肪€ A14A15沒有參加譯碼。地址分配：A A1515A14A13A12AllA14A13A12AllXXXX U(IU(IXX00IXX00I

9、XX01XX01XX10XX10XX11XX112KBROM2KBROM2KBROM2KBROM4KBRAM4KBRAM4KBRAM4KBRAM4KBRAM4KBRAM邏輯結(jié)構(gòu)圖:iK2)iK2)比較上述兩條指令執(zhí)行速度 o6.某計(jì)算機(jī)的數(shù)據(jù)通路如圖所示，其中 M 一主存，MBR 一主存數(shù)據(jù)寄存器，MAR 一主存地址寄存器， R0-R3-通用寄存器， IR-指令寄存器， PM 程序計(jì)數(shù)器 （具有自增能力） ，GD-暫存器，AL5 算術(shù)邏輯單元（此處做加法器看待），移位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。（1）請(qǐng)按數(shù)據(jù)通路圖畫出“ADD（R1）,（R2）+”指令的指令周期

10、流程圖。該指令的含義是兩個(gè)數(shù)進(jìn)行求和操作。其中源操作地址在寄存器 R1 中，目的操作數(shù)尋址方式為自增型寄存器間接尋址（先取地址后內(nèi)容加 1）解：“ADD（R1）,（R2）+”指令是 SSW 旨令，兩個(gè)操作數(shù)均在主存中。其中源操作數(shù)地址在 R1 中，所以是 R1 間接尋址。目的操作數(shù)地址在 R2 中，由 R2 間接尋址，但 R2 的內(nèi)容在取出操作數(shù)以后要加 1 進(jìn)行修改。指令周期流程圖如下：畫出指令A(yù)DDR1R2（寄存器 R1 的內(nèi)容與寄存器 R2 的內(nèi)容相加，結(jié)果存至 R2）指令周期流程圖（或微操作序列）PCPCMARMARM M指令I(lǐng)MIMMBR-MBR-. .I I卜1 122ALUALU

11、+ +- -FcFcADDRi.R2ADDRi.R2等位.尿T T(RI)-0（挈住罵尸 RR(M)f(M)fIDRIDR山1DRJ-1R1DRJ-1RAT-AT-一C C20122012 年分析設(shè)計(jì)題 7 72 2 .主存容量為 4MB,4MB,虛存容量為 1GB,1GB,按 6464 位尋址，則虛擬地址和物理地址各為多少位詼口頁(yè)面大小為 4KB,4KB,則頁(yè)表長(zhǎng)度是多少？解：主存容量為 4MB,物理地址 22 位；虛存容量為 1GB,虛擬地址 30 位；頁(yè)表長(zhǎng)度，即頁(yè)面數(shù)=1GB/4KB=218=256K3 3 .某總線在一個(gè)總線周期中并行傳送 4 4 個(gè)字節(jié)的數(shù)據(jù)(1)(1)假設(shè)一個(gè)總線

12、周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為 33MHz,33MHz,則總線帶寬是多少？(2)(2)如果一個(gè)總線周期中并行傳送 6464 位數(shù)據(jù)，總線時(shí)鐘頻率升為 66MHz,66MHz,則總線帶寬是多少？(3)(3)分析哪些因素影響帶寬？解(1)總線帶寬用 Dr表示，總線時(shí)鐘周期用 T=1/f 表示，一個(gè)總線周期傳送的數(shù)據(jù)量用 D 表示，根據(jù)定義可得 Dr=D/T=DX1/T=DXf=4BX33X1000000/s=132MB/s(2)因?yàn)?64 位=8B,Dr=DXf=8BX66X1000000/s=528MB/s(3)總線帶寬是總線能提供的數(shù)據(jù)傳送速率，通常用每秒鐘傳送信息的字節(jié)數(shù)(或位數(shù))

13、來(lái)表示。影響總線帶寬的主要因素有：總線帶寬，傳送距離，總線發(fā)送和接收電路工作頻率限制以及數(shù)據(jù)傳送形式。4 4、指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)1S1S107430107430OPOP目標(biāo)寄存器源寄存器解：指令格式及尋址方式特點(diǎn)如下：?jiǎn)巫珠L(zhǎng)二地址指令；操作碼 OP 可指定=64 條指令；RR 型指令，兩個(gè)操作數(shù)均在寄存器中，源和目標(biāo)都是通用寄存器(可分別指定 16 個(gè)寄存器之一)；這種指令格式常用于算術(shù)邏輯類指令。類似題：指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。151015107 7430430OPOP源寄存器變址春德偏移量(16(16位)解：指令格式及尋址方式特點(diǎn)

14、如下：雙字長(zhǎng)二地址指令；操作碼 OP 可指定 26 6=64 條指令；RS 型指令，兩個(gè)操作數(shù)一個(gè)在寄存器中(16 個(gè)寄存器之一)，另一個(gè)在存儲(chǔ)器中(由變址寄存器和偏移量決定)，變址寄存器可有 16 個(gè)。5 5 . .（類似題）某機(jī)器中，已知配有一個(gè)地址空間為 0000H-1FFFH 的 ROM 區(qū)域?，F(xiàn)在再用一個(gè) RAM 芯片（8KX4）形成 40Kx8 位的 RAM 區(qū)域，起始地址為 6000H。RAM 芯片有/CS 和/WE 信號(hào)控制端； CPU 的地址總線為 A15-A0,數(shù)據(jù)總線為 D7-D0,控制信號(hào)為 R/W（ti/寫），/MREQ 防存）。要求：（1）畫出地址空間示意圖。（2）

15、畫出 ROM與 RAM 同 CPU 連線圖。ROM 與 RAM 同 CPU 連線圖如下:6 6 .下圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IRIR 為指令寄存器，PCPC 為程序計(jì)數(shù)器（具有自增功能），M M 為主存（受 R/WR/W 信號(hào)控制），ARAR 為地址寄存器，DRDR 為數(shù)據(jù)緩沖寄存器，ALUALU 由加、減控制信號(hào)決定完成何種操作，控制信號(hào) G G 控制的是一個(gè)門電路。另外，線上標(biāo)注有小圈表示有控制信號(hào)，例中 y yi i表示 y y 寄存器的輸入控制信號(hào)，R Rioio為寄存器 R Ri i的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。（1）“ADD,取”指令完成（R）+（R）一

16、%的功能，畫出其指令周期流程圖（設(shè)指令地址已放入 PC 中），并列出相應(yīng)的微操作控制信號(hào)序列。（2）“SUB,RV 指令完成（RS）-（RI）一也的操作，畫出其指令期流程圖，并列出相應(yīng)的微操作控制信號(hào)序列。?IRQ殳;解： （1） 地址空間示意圖如下:CSc?l-D-D.D-D.SKJ：4X2RAM央七2RAMRAME EcWEDWED? ?D D；WEWEDQDQ8KBROMROM7 7、下圖所示的二維中斷系統(tǒng)，請(qǐng)問：(1)在中斷情況下， CPU 和設(shè)備的優(yōu)先級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。(2)若 CPU 現(xiàn)執(zhí)行設(shè)備 B 的中斷服務(wù)程序，IM0,IM1,IM2 的狀態(tài)是什么？如

17、果CPU 的執(zhí)行設(shè)備 D 的中斷服務(wù)程序，IM0,IM1,IM2 的狀態(tài)又是什么？(3)每一級(jí)的 IM 能否對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)行屏蔽？如果不能，采取什么方法可達(dá)到目的？(4)若設(shè)備 C 一提出中斷請(qǐng)求，CPU 立即進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求？解:加法“ADD&,RJADD&,RJ(2)(2)減法“SUBRSUBR”一C.C.R RW WX-R.X-R.PCPC。G.AR1G.AR1RU=RRU=RDRDR”CT?IKIK：G G，解：(1)在中斷情況下，CPU 的優(yōu)先級(jí)最低。各設(shè)備優(yōu)先級(jí)次序是：A-B-C-D-E-F-G-H-I-CPU(2)執(zhí)行設(shè)備 B 的中斷服務(wù)程序時(shí) IM

18、0IM1IM2=111;執(zhí)行設(shè)備 D 的中斷服務(wù)程序時(shí)IM0IM1IM2=011。(3)每一級(jí)的 IM 標(biāo)志不能對(duì)某優(yōu)先級(jí)的個(gè)別設(shè)備進(jìn)行單獨(dú)屏蔽?？蓪⒔涌谥械?BI(中斷允許)標(biāo)志清“0”，它禁止設(shè)備發(fā)出中斷請(qǐng)求。(4)要使 C 的中斷請(qǐng)求及時(shí)得到響應(yīng)，可將 C 從第二級(jí)取出，單獨(dú)放在第三級(jí)上，使第三級(jí)的優(yōu)先級(jí)最高，即令 IM3=0 即可。優(yōu)先權(quán)優(yōu)先權(quán)ifi中新優(yōu)先中新優(yōu)先級(jí)排隊(duì)電級(jí)排隊(duì)電踴踴與與中斷控制中斷控制蛋輯蛋輯2級(jí)級(jí)IRIRHft設(shè)備逐優(yōu)優(yōu)j jt t杈杈l1韁韁IRIRftftftft設(shè)設(shè)備總20112011 年分析設(shè)計(jì)題5.設(shè)有若干片 256Kx8 位的 SRAM 芯片?；卮鹨韵?/p>

19、問題：(1)采用字?jǐn)U展方法構(gòu)成 2048KB 的存儲(chǔ)器需要多少片 SRAM 芯片？(2)該存儲(chǔ)器需要多少地址線？(3)畫出該存儲(chǔ)器與 CPU 連接的結(jié)才圖，設(shè) CPU 的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào) MREQ 窗口 R/W#。解：(1)該存儲(chǔ)器需要 2048KB/(256KX8 位)=2048KB/256KB=8 片 SRAM 芯片。(2)需要 21 條地址線(A20A0),因?yàn)?221=2048K,其中高 3 位(A20A19A18)用于芯片選擇，低 18 位作為每個(gè)存儲(chǔ)器芯片的地址輸入。(3)用作為譯碼器芯片的輸出許可信號(hào)，譯碼器的輸出作為存儲(chǔ)器芯片的選擇信號(hào)，作為讀寫控制信號(hào)。

20、CPU 訪存的地址為 A20A0O該存儲(chǔ)器與 CPU 連接的結(jié)構(gòu)如圖 4.20所示。譯碼器的輸出信號(hào)邏輯表達(dá)式如下:三二石3止畫七三A/工小=A-A國(guó),MEq，20132013 年分析題6.CPU6.CPU 結(jié)構(gòu)如圖所示，其中有一個(gè)累加寄存器 ACAC 一個(gè)狀態(tài)條件寄存器和其他四個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。要求:(1)標(biāo)明圖中a,b,c,d 四個(gè)寄存器的名稱。(2)簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。(3)簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。A A-AC。兜 K K感2/K或SRAMSRAMAE EU5EU5E 艱SRAMSRAMSRAMCFU

21、CFUC5C5熊WEWEWEWEWE圖LQLQ存儲(chǔ)器結(jié)構(gòu)及與CPUCPU的連接解：(1)A數(shù)據(jù)寄存器 B指令寄存器 C地址寄存器 D程序計(jì)數(shù)器(PC(2)PC地址寄存器一 M 一指令寄存器(3)存：地址寄存器一 M；AC-數(shù)據(jù)寄存器一 write取：地址寄存器一 M 一數(shù)據(jù)寄存器一 ALUHAC71)71)友明圖中 abedabed 四個(gè)寄存器的名稱.a a:和存儲(chǔ)器連接、雙向，存儲(chǔ)器數(shù)據(jù)寄存器，即 MDRMDRb b: :和存儲(chǔ)器連接、單向，存儲(chǔ)器地址寄存器，即 MARMARc c:和存儲(chǔ)器連接.單向,輸出到微操作信號(hào)發(fā)生器，即指令寄存器 IRIRd d：輸入來(lái)自 IR,IR,并且可以 n

22、n 操作.程序計(jì)數(shù)器,即 PCPC(2)(2)簡(jiǎn)述指令從上存取指/數(shù)到控制器的數(shù)據(jù)通路.取指令操作：PCPC 內(nèi)容 rMAR,rMAR,發(fā)出讀命令;讀存儲(chǔ)器內(nèi)容一 IRIR取數(shù)據(jù)操作：地址一 MAR,MAR,發(fā)出讀命令：讀存儲(chǔ)器內(nèi)容一 MDRMDR2015 年分析設(shè)計(jì)題 3103.某機(jī)字長(zhǎng) 32 位， CPU 內(nèi)有 32 個(gè) 32 位的通用寄存器， 設(shè)計(jì)一種能容納 64 種操作的指令系統(tǒng)。假設(shè)指令字長(zhǎng)等于機(jī)器字長(zhǎng)，試回答：（1）如果主存可直接或間接尋址，采用“寄存器一存儲(chǔ)器”型指令，能直接尋址的最大存儲(chǔ)空間是多少？畫出指令格式并說(shuō)明各字段的含義。（2）如果采用通用寄存器作基址寄存器，則上述“寄

23、存器一存儲(chǔ)器”型指令的指令格式有何特點(diǎn)？畫出指令格式并指出這類指令可訪問多大的存儲(chǔ)空間？解：（1）如果是存儲(chǔ)器間接尋址方式的寄存器-存儲(chǔ)器型指令，操作碼 6 位，寄存器編號(hào) 5 位，問址標(biāo)志 1 位，地址碼 20 位，直接尋址的最大主存空間是 220字。（2）如果采用通用寄存器作為基址寄存器， E 心 （R 切+A,能直接尋址的最大主存空間是 232字。615119615119指令長(zhǎng)度：32 位操作碼 6 位，表示 64 種操作S/D 與 Reg 配合：指明寄存器直接尋址操作數(shù)，S/D 指明 Reg 表示的是源操作數(shù)還是目的操作數(shù)。I/D 與 Address 配合指明另一個(gè)存儲(chǔ)器操作數(shù)， I/D 指明是存儲(chǔ)器直接還是存儲(chǔ)器間接。Address 是存儲(chǔ)器地址。當(dāng)存儲(chǔ)器直接尋址時(shí)。Address 的存儲(chǔ)空間為 512KB6 61 15 51515