第5章.存儲(chǔ)器原理與接口

1、第5章 存儲(chǔ)器原理與接口n存儲(chǔ)器分類n多層存儲(chǔ)結(jié)構(gòu)概念 n主存儲(chǔ)器及存儲(chǔ)控制 n8086系統(tǒng)的存儲(chǔ)器接口 n現(xiàn)代內(nèi)存芯片技術(shù) 5.1 存儲(chǔ)器分類存儲(chǔ)器分類 按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類 半導(dǎo)體存儲(chǔ)器 磁盤(pán)和磁帶等磁表面存儲(chǔ)器 光電存儲(chǔ)器 按存取方式分類 隨機(jī)存儲(chǔ)器RAM (Random Access Memory) 只讀存儲(chǔ)器ROM（Read-Only Memory） 串行訪問(wèn)存儲(chǔ)器(Serial Access Storage)按在計(jì)算機(jī)中的作用分類 高速緩沖存儲(chǔ)器(Cache) 主存儲(chǔ)器(內(nèi)存) 輔助存儲(chǔ)器(外存) 半導(dǎo)體存儲(chǔ)器的分類1、隨機(jī)存取存儲(chǔ)器RAM a. 靜態(tài)RAM b. 動(dòng)態(tài)

2、RAM2、只讀存儲(chǔ)器ROMa. 掩膜式ROM b. 可編程的PROM c. 可用紫外線擦除、可編程的EPROM d. 可用電擦除、可編程的E2PROM等e. FLASH (閃存）RAMRAM靜態(tài)靜態(tài)RAMRAM（SRAMSRAM）動(dòng)態(tài)動(dòng)態(tài)RAMRAM（DRAMDRAM）ROMROM掩膜型掩膜型ROMROM可編程可編程ROMROM（PROMPROM）可擦除可編程可擦除可編程ROMROM（EPROMEPROM）電可擦除可編程電可擦除可編程ROMROM（E E2 2PROM)PROM)5.2 多層存儲(chǔ)結(jié)構(gòu)概念多層存儲(chǔ)結(jié)構(gòu)概念 寄存器 Cache(高速緩存) 內(nèi)存 磁盤(pán) 磁道、光盤(pán)建立起多層存儲(chǔ)結(jié)構(gòu)，

3、核心是解決容量、速度、價(jià)格間的矛盾，充分體現(xiàn)出容量和速度關(guān)系。 Cache主存層次 ： 解決CPU與主存的速度上的差距 ； 主存輔存層次 ： 解決存儲(chǔ)的大容量要求和低成本之間的矛盾 。5.3 主存儲(chǔ)器及存儲(chǔ)控制主存儲(chǔ)器及存儲(chǔ)控制 1、 主存儲(chǔ)器的主要技術(shù)指標(biāo)n存儲(chǔ)容量n存取速度n可靠性n功耗 （1） 存儲(chǔ)容量 CPU的最大容量：存儲(chǔ)器可以容納的二進(jìn)制信息量稱為存儲(chǔ)容量（尋址空間，由CPU的地址線決定） 實(shí)際存儲(chǔ)容量：在計(jì)算機(jī)系統(tǒng)中具體配置了多少內(nèi)存。 （2）存取速度 存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，又稱為讀寫(xiě)周期。（3）可靠性 可靠性是用平均故障間隔時(shí)間來(lái)衡量（MTB

4、F, Mean Time Between Failures） （4）功耗 功耗通常是指每個(gè)存儲(chǔ)元消耗功率的大小 2、主存儲(chǔ)器的基本組成 數(shù)據(jù)緩沖器： 寄存來(lái)自CPU的寫(xiě)入數(shù)據(jù)或從存儲(chǔ)體內(nèi)讀出的數(shù)據(jù)。存儲(chǔ)體：是存儲(chǔ)芯片的主體，由基本存儲(chǔ)元按照一定的排列規(guī)律構(gòu)成。地址譯碼器：接收來(lái)自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)單元的選址。1、單譯碼結(jié)構(gòu)2、雙譯碼結(jié)構(gòu)控制邏輯電路：接收片選信號(hào)CS及來(lái)自CPU的讀/寫(xiě)控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫(xiě)入。5.4 8086系統(tǒng)的存儲(chǔ)器接口系統(tǒng)的存儲(chǔ)器接口 存存儲(chǔ)儲(chǔ)器和器和CPU的的連連接接CPU CPU 提供的信號(hào)線

5、提供的信號(hào)線 數(shù)據(jù)線 D15D0 地址線 A19A0存儲(chǔ)器或I/O端口訪問(wèn)信號(hào)M/IO#RD# 讀信號(hào) WR# 寫(xiě)信號(hào) BHE# 總線高字節(jié)有效信號(hào)n高速高速CPUCPU和較低速度存儲(chǔ)器之間的速度匹和較低速度存儲(chǔ)器之間的速度匹配問(wèn)題。配問(wèn)題。nCPUCPU總線的負(fù)載能力問(wèn)題?？偩€的負(fù)載能力問(wèn)題。n片選信號(hào)和行地址、列地址的產(chǎn)生機(jī)制。片選信號(hào)和行地址、列地址的產(chǎn)生機(jī)制。n對(duì)芯片內(nèi)部的尋址方法。對(duì)芯片內(nèi)部的尋址方法。當(dāng)有多片存儲(chǔ)器芯片共同使用當(dāng)有多片存儲(chǔ)器芯片共同使用時(shí)片選信號(hào)的產(chǎn)生方法時(shí)片選信號(hào)的產(chǎn)生方法n線選法線選法n全譯碼法全譯碼法n部分譯碼法部分譯碼法n混合譯碼法混合譯碼法片選信號(hào)譯碼芯片

6、片選信號(hào)譯碼芯片 常用的譯碼芯片是74LS138譯碼器，功能是38譯碼器，有三個(gè)“選擇輸入端”C、B、A和三個(gè)“使能輸入端” G1、G2A#，G2B#以及8個(gè)輸出端 Y7# Y0 # 譯碼芯片 74LS138AG2BG27Y6Y5Y4Y3Y2Y1Y0Y輸 入輸 出使 能選 擇G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其 它X X X11111

7、11174LS138功能表 線選譯碼A14A12A0A13(1)2764(2)2764 CECEA15(3)2764CE線選譯碼示例地址分析芯芯片片A19A16A15A14A13A12A0可用地址可用地址11 1 0全全0全全1 0C000H0DFFFH21 0 1全全0全全1 0A000H0BFFFH30 1 1全全0全全106000H07FFFH線選譯碼n構(gòu)成簡(jiǎn)單n地址空間嚴(yán)重浪費(fèi)，必然會(huì)出現(xiàn)地址重復(fù)n多多個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)一一個(gè)存儲(chǔ)單元n地址不連續(xù)和地址重疊全譯碼A19A18A17A15 A14A13A16CBAE3138 A12A0CEY6E2E1IO/M2764全譯碼n每個(gè)存儲(chǔ)單元的地

8、址都是唯一的，不存在地址重復(fù)n譯碼電路可能比較復(fù)雜、連線也較多部分譯碼138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/M-CE-CE-CE-CE-Y0-Y1-Y2-Y3部分譯碼示例地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全0全全1全全0全全1全全0全全1全全0全全1000001010011可用地址可用地址A11A0A14 A1238 部分譯碼n每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用

9、地址n可簡(jiǎn)化譯碼電路的設(shè)計(jì)n但系統(tǒng)的部分地址空間將被浪費(fèi)39混合譯碼 -CS1 A12 -OE CS26264A11A0 -WE138CBA-Y0-Y1-Y2E3-E2-E3+5VA17A16A11A0D7D0A12A15A14A13-MEMR-MEMW+5VCS2 -CS1 A12 -OED7D0D7D06264A11A0 -WE -CE -OE 2732A11A0 D7D0 -CE -OE 2732A11A0 D7D040綜合舉例地址分析0 0 00 0 10 1 00 1 0A15 A1300000H01FFFH02000H03FFFH04000H04FFFH05000H05FFFH一個(gè)

10、可用地址一個(gè)可用地址XX 00XX 00XX 00XX 00A19 A166264-16264-22732-12732-2芯片芯片全全0全全1全全0全全1A12 A11 A0全全0全全1全全0全全1018選選1譯碼譯碼2選選1譯碼譯碼通通過(guò)過(guò)與與門(mén)組門(mén)組合合這這2個(gè)個(gè)譯碼輸譯碼輸出信號(hào)出信號(hào) 8086系統(tǒng)的存儲(chǔ)器接口設(shè)計(jì)基本步驟：（1 1）根據(jù)系統(tǒng)中實(shí)際存儲(chǔ)器容量，確定存儲(chǔ)器）根據(jù)系統(tǒng)中實(shí)際存儲(chǔ)器容量，確定存儲(chǔ)器 在整個(gè)尋址空間中的位置；在整個(gè)尋址空間中的位置；（2 2）根據(jù)所選用存儲(chǔ)芯片的容量，畫(huà)出地址）根據(jù)所選用存儲(chǔ)芯片的容量，畫(huà)出地址 分配圖或列出地址分配表；分配圖或列出地址分配表；（3

11、 3）根據(jù)地址分配圖確定譯碼方法；）根據(jù)地址分配圖確定譯碼方法；（4 4）選用合適器件，畫(huà)出譯碼電路圖。）選用合適器件，畫(huà)出譯碼電路圖。SRAM使用舉例DRAM的的連連接接舉舉例例存儲(chǔ)器的容量擴(kuò)充用32k*8b的EPROM芯片27C256進(jìn)行字節(jié)數(shù)擴(kuò)充，將每個(gè)芯片的地址信號(hào)A14A0、數(shù)據(jù)輸出信號(hào)OE分別連在一起，但芯片允許信號(hào)CE要分開(kāi)，并由地址譯碼電路的不同輸出端CE0和CE1來(lái)提供，這樣，在某一時(shí)刻，只有一片被選中，通過(guò)這種方法，構(gòu)成64k*8b的存儲(chǔ)系統(tǒng)若用32k*8b的芯片27C256來(lái)組成32位的系統(tǒng)，就需要進(jìn)行數(shù)據(jù)寬度的擴(kuò)充，如圖所示，需要4個(gè)芯片，各芯片的地址信號(hào)，芯片允許信號(hào)

12、CE和輸出允許信號(hào)OE都連在一起，每個(gè)芯片分別連接8位數(shù)據(jù)線，當(dāng)CE有效時(shí)，芯片開(kāi)始工作，當(dāng)OE有效時(shí)，數(shù)據(jù)線上產(chǎn)生數(shù)據(jù)，于是，這樣組成了32k*32b即1MB的存儲(chǔ)系統(tǒng) MOS型器件構(gòu)成的RAM，分為靜態(tài)和動(dòng)態(tài)RAM兩種，靜態(tài)RAM通常由觸發(fā)器作為基本存儲(chǔ)電路靜態(tài)存儲(chǔ)單元，動(dòng)態(tài)RAM通常用單管（電容）組成基本存儲(chǔ)電路，需要定時(shí)刷新數(shù)據(jù)。 5.5 現(xiàn)代內(nèi)存芯片技術(shù)現(xiàn)代內(nèi)存芯片技術(shù) 1、 靜態(tài)RAM （SRAM） n功耗大 n速度快n不需要刷新n片容量低2、動(dòng)態(tài)RAM （DRAM）CWCs行行選線選線列列選線選線數(shù)據(jù)數(shù)據(jù)線線T2T1單單管基本管基本存存儲(chǔ)單儲(chǔ)單元元n需要刷新n容量高 RDRAM （突發(fā)存取的高速動(dòng)態(tài)隨機(jī)存儲(chǔ)器）采用Rambus信號(hào)標(biāo)準(zhǔn)，允許多個(gè)設(shè)備同時(shí)以高速的帶寬隨機(jī)尋址存儲(chǔ)器，進(jìn)行高速數(shù)據(jù)傳輸。DRA