觸發(fā)器和時序邏輯電路習(xí)題

1、精選優(yōu)質(zhì)文檔-傾情為你奉上第14章 觸發(fā)器和時序邏輯電路一、選擇題：1、相同計(jì)數(shù)器的異步計(jì)數(shù)器和同步計(jì)數(shù)器相比,一般情況下( ) A. 驅(qū)動方程簡單 B. 使用觸發(fā)器個數(shù)少 C. 工作速度快 D. 以上都不對2、n級觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器,其有效循環(huán)的狀態(tài)數(shù)是( )A. n個 B. 2個 C. 4個 D. 6個3、下圖所示波形是一個( )進(jìn)制加法計(jì)數(shù)器的波形圖。試問它有( )個無效狀態(tài)。 A .2； B. 4 ； C. 6； D. 12PQ1Q2 Q34、設(shè)計(jì)計(jì)數(shù)器時應(yīng)選用（ ）。A邊沿觸發(fā)器 B 基本觸發(fā)器 C同步觸發(fā)器 D施密特觸發(fā)器5、一塊7490十進(jìn)制計(jì)數(shù)器中,它含有的觸發(fā)器個數(shù)是(

2、)A. 4 B. 2 C. 1 D. 66、n級觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器,其有效循環(huán)的狀態(tài)數(shù)是( ) A. 2n個 B. n個 C. 4個 D. 6個7、時序邏輯電路中一定包含（ ）A.觸發(fā)器 B.組合邏輯電路 C.移位寄存器 D.譯碼器8、用n個觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到的最大計(jì)數(shù)長度為（ ）A. 2n B.2n C. D. n9、有一個移位寄存器，高位在左，低位在右，欲將存放在其中的二進(jìn)制數(shù)乘上(4)10,則應(yīng)將該寄存器中的數(shù)（ ）A.右移二位 B.左移一位 C. 右移二位 D.左移一位10、某時序邏輯電路的狀態(tài)轉(zhuǎn)換圖如下，若輸入序列X=1001時，設(shè)起始狀態(tài)為S1，則輸出序列Z=（ ） X

3、/Z 0/1 1/0 S1 S2 0/0 1/1A. 0101 B.1011 C.0111 D.100011、一位8421BCD碼計(jì)數(shù)器至少需要（ ）個觸發(fā)器A. 4 B. 3 C.5 D.1012、利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法有( ABC ) A.復(fù)位法 B.預(yù)置數(shù)法 C.級聯(lián)復(fù)位法13、在移位寄存器中采用并行輸出比串行輸出 （ ）。 A.快 B.慢 C.一樣快 D.不確定14、用觸發(fā)器設(shè)計(jì)一個24進(jìn)制的計(jì)數(shù)器，至少需要( )個觸發(fā)器。 A. 5 B.4 C.6 D. 315、在下列邏輯電路中，不是組合邏輯電路的有（ ）。A. 寄存器 B.編碼器 C.全加器 D. 譯碼器16

4、、一個 4 位移位寄存器可以構(gòu)成最長計(jì)數(shù)器的長度是（ ）。 A. 15 B.12 C. 8 D.1617、有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）。A.1011-0110-1100-10000000 B.1011-0101.1011-0111-111011011011 D.1011110111101111-111118、時鐘RS觸發(fā)器的觸發(fā)時刻為( ) A.CP0期間 B.CP1期間 C.CP上升沿 D.CP下降沿19、若有一個進(jìn)制計(jì)數(shù)器, 用復(fù)位法可以構(gòu)成進(jìn)制計(jì)數(shù)器, 則( )。 A.

5、C.20、一個四位二進(jìn)制碼減法計(jì)數(shù)器的起始值為1001, 經(jīng)過100 個時鐘脈沖作用之后的值為:( ) A. 0101 B.0100 C.1101 D. 110021描述時序邏輯電路功能的兩個重要方程式是（ ）。A、 狀態(tài)方程和輸出方程 B、狀態(tài)方程和驅(qū)動方程 C、 驅(qū)動方程和特性方程 D、驅(qū)動方程和輸出方程22由與非門組成的RS觸發(fā)器不允許輸入的變量組合為（ ）。A、00 B、 01 C、 10 D、 1123. 雙穩(wěn)態(tài)觸發(fā)器的類型有（ ）A、基本RS觸發(fā)器； B、同步RS觸發(fā)器； C、主從式觸發(fā)器； D、前三種都有。24. 存在空翻問題的觸發(fā)器是（ ）A、D觸發(fā)器； B、同步RS觸發(fā)器；

6、C、主從JK觸發(fā)器。二、判斷題：1、二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制24時，需要5個觸發(fā)器構(gòu)成，有7個無效狀態(tài)。（ ）2、構(gòu)成一個7進(jìn)制計(jì)數(shù)器需要三個觸發(fā)器。 （ ）3、當(dāng)時序電路存在無效循環(huán)時該電路不能自啟動。（）4、構(gòu)成一個7進(jìn)制計(jì)數(shù)器需要三個觸發(fā)器。 （ ）5、當(dāng)時序電路存在無效循環(huán)時該電路不能自啟動。（）6、同步時序電路具有統(tǒng)一的時鐘CP控制。（ ）7、有8個觸發(fā)器數(shù)目的二進(jìn)制計(jì)數(shù)器，它具有256個計(jì)數(shù)狀態(tài)。（）8、.N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)N分頻；（ ）9、寄存器是組合邏輯器件。 （ ）10、寄存器要存放n位二進(jìn)制數(shù)碼時，需要個觸發(fā)器。 （ ）11、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為的計(jì)數(shù)器

7、。 （ ）12、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。 （ ）13、寄存器是組合邏輯器件。 （ ）14、寄存器要存放n位二進(jìn)制數(shù)碼時，需要個觸發(fā)器。 （ ）15、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為的計(jì)數(shù)器。 （ ）16、 十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。 （ ）三、簡述題1、時序邏輯電路和組合邏輯電路的區(qū)別有哪些？2、 何謂“空翻”現(xiàn)象？抑制“空翻”可采取什么措施？四、分析題：1寫出圖示邏輯圖中各電路的狀態(tài)方程。274LS161是同步4位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計(jì)數(shù)器，并畫出其狀態(tài)圖。74LS161邏輯功能表CTPCTTC

8、PQ3 Q2 Q1 Q00111CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”101110101 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計(jì)數(shù)答案一、選擇題1-20中3.C A、其余均是A21B 22D 23. D 24. B二、判斷題1、（ ）2、（ ）3、（ ）4、（ ）5、（ ）6、（ ）7、（ ）8、.（ ）9、 ）10、（ ）11、（ ）12、 （ ）13、 （ ）14、（ ）15、（ ）16、（ ）三、簡述題1、時序邏輯電路和組合邏輯電路的區(qū)別有哪些？答：主要區(qū)別有

9、兩點(diǎn)：時序邏輯電路的基本單元是觸發(fā)器，組合邏輯電路的基本單元是門電路；時序邏輯電路的輸出只與現(xiàn)時輸入有關(guān)，不具有記憶性，組合邏輯電路的輸出不僅和現(xiàn)時輸入有關(guān)，還和現(xiàn)時狀態(tài)有關(guān)，即具有記憶性。2、何謂“空翻”現(xiàn)象？抑制“空翻”可采取什么措施？答：在一個時鐘脈沖為“1”期間，觸發(fā)器的輸出隨輸入發(fā)生多次變化的現(xiàn)象稱為“空翻”?？辗斐捎|發(fā)器工作的不可靠，為抑制空翻，人們研制出了邊沿觸發(fā)方式的主從型JK觸發(fā)器和維持阻塞型的D觸發(fā)器等等。這些觸發(fā)器由于只在時鐘脈沖邊沿到來時發(fā)生翻轉(zhuǎn)，從而有效地抑制了空翻現(xiàn)象。四、分析題：1.解：（a）Qn+1=A （b）Qn+1=D （C）Qn+1= （d）Qn+1= （e）Qn+1= 2解：1當(dāng)74LS161從0000開始順序計(jì)數(shù)到