第7章 時(shí)序邏輯電路

1、第七章 時(shí)序邏輯電路o 內(nèi)容:7.1 概念7.2 靜態(tài)鎖存器和寄存器7.3 動(dòng)態(tài)鎖存器和寄存器7.1 概念7.1.1 存儲(chǔ)機(jī)理正反饋：雙穩(wěn)態(tài)1. 靜態(tài)：信號(hào)可以無(wú)限保持2. 魯棒性好：對(duì)擾動(dòng)不敏感3. 對(duì)觸發(fā)脈沖寬度的要求： 脈沖觸發(fā)寬度須稍大于沿 環(huán)路總的傳播時(shí)間，也即 這兩個(gè)反相器平均延時(shí)的 兩倍。4. 尺寸大 應(yīng)用受到限制亞穩(wěn)態(tài)點(diǎn)Latch（鎖存器）與Register（寄存器）Latcho 電平靈敏，不是邊沿觸發(fā)o 正電平靈敏或負(fù)電平靈敏，即當(dāng)時(shí)鐘為高（低）電平時(shí)，輸入的任何變化經(jīng)過(guò)一段時(shí)間反映到輸出上。o 有可能發(fā)生競(jìng)爭(zhēng)現(xiàn)象，只有通過(guò)使時(shí)鐘脈沖寬度小于環(huán)路（包括反相器）的傳輸時(shí)間來(lái)避免

2、?；贚atch設(shè)計(jì)舉例負(fù)（N）Latch在 正（P）Latch在時(shí)是透明的 時(shí)是透明的寄存器和觸發(fā)器o 都是邊沿觸發(fā)器件o Register（寄存器）：n 存放二進(jìn)制數(shù)據(jù)的器件，通常由Latch構(gòu)成o Flipflop（觸發(fā)器）：n 任何由交叉耦合的門(mén)形成的雙穩(wěn)態(tài)電路7.1.2 時(shí)序參數(shù)o 建立（Set up）時(shí)間：tsuo 維持（Hold）時(shí)間：tholdo 時(shí)鐘至輸出時(shí)間（max）：tclk-qo 數(shù)據(jù)至輸出時(shí)間（max）：td-qo 時(shí)鐘周期TRegister時(shí)序參數(shù)Latch時(shí)序參數(shù)Latch時(shí)序參數(shù)7.1.3 最高時(shí)鐘頻率7.2 靜態(tài)鎖存器和寄存器o 靜態(tài)鎖存器和寄存器的設(shè)計(jì)7.2

3、.1 靜態(tài)鎖存器一、寫(xiě)入靜態(tài)Latch的方法以時(shí)鐘作為隔離信號(hào)，區(qū)分了透明和不透明狀態(tài)Mux實(shí)現(xiàn)二、基于Mux的Latch三、基于（傳輸門(mén)實(shí)現(xiàn)的）mux的Latch1. 尺寸設(shè)計(jì)容易2. 晶體管數(shù)目多 時(shí)鐘負(fù)載，因而 功耗大四、基于（傳輸管實(shí)現(xiàn)的）mux的Latcho僅NMOS實(shí)現(xiàn)，電路簡(jiǎn)單，減少時(shí)鐘負(fù)載o有電壓閾值損失7.2.2 寄存器一、主從Latch構(gòu)成邊沿觸發(fā)的寄存器二、傳輸門(mén)實(shí)現(xiàn)Latch建立時(shí)間、延時(shí)和維持時(shí)間延時(shí) clk-q電壓-建立時(shí)間減少時(shí)鐘負(fù)載的主從寄存器1. 設(shè)計(jì)復(fù)雜性增加：尺寸設(shè)計(jì)要保證能強(qiáng)制寫(xiě)入2. 反相導(dǎo)通三、偽靜態(tài)鎖存器時(shí)鐘重疊問(wèn)題兩相不重疊時(shí)鐘7.2.3 觸發(fā)器

4、一、基于NOR的RS Latch保持強(qiáng)制寫(xiě)入二、交叉耦合的NAND構(gòu)成的CMOS觸發(fā)器交叉耦合反相器+狀態(tài)寫(xiě)入晶體管晶體管尺寸設(shè)計(jì)7.3 動(dòng)態(tài)鎖存器和寄存器o 比靜態(tài)的Latch和Register簡(jiǎn)單。o 在寄生電容上存儲(chǔ)電荷，需要周期刷新。o 為不破壞地讀信息，需要輸入高阻抗的器件。7.3.1 傳輸門(mén)構(gòu)成的動(dòng)態(tài)邊沿觸發(fā)寄存器o 只需8個(gè)晶體管，節(jié)省功耗，提高性能o 甚至可只用NMOS實(shí)現(xiàn)存在的問(wèn)題o 高阻態(tài)的節(jié)點(diǎn)容易受到噪聲的干擾o 漏電影響了低功耗o 動(dòng)態(tài)節(jié)點(diǎn)的電壓并不跟隨電源電壓變化，從而降低了噪聲容限偽靜態(tài)o 增加一個(gè)弱反饋反相器n 增加抗噪聲能力，同時(shí)增加延時(shí)o 除高性能數(shù)據(jù)通路，均應(yīng)使寄存器為靜態(tài)或偽靜態(tài)建立時(shí)間、維持時(shí)間、延遲時(shí)