數(shù)字電路邏輯門電路

1、第2章 邏輯門電路 第第2章章 邏輯門電路邏輯門電路 實訓實訓2 簡單搶答器的電路與試驗簡單搶答器的電路與試驗 21 邏輯門電路邏輯門電路 22 不同系列門電路不同系列門電路 23 門電路綜合應用門電路綜合應用 24 常用門簡介常用門簡介 本章小結(jié)本章小結(jié) 習題習題2 返回主目錄返回主目錄第2章 邏輯門電路第第 2 章邏章邏 輯輯 門門 電電 路路 邏輯門電路是按特定邏輯功能構(gòu)成的系列開關(guān)電路。 它具有體積小、成本低、抗干擾能力強、使用靈活方便等特點, 是構(gòu)成各種復雜邏輯控制及數(shù)字運算電路的基本單元。 熟練掌握門電路的基本原理及使用方法是本章學習的主要內(nèi)容。 第2章 邏輯門電路實訓實訓2簡單搶

2、答器的電路與試驗簡單搶答器的電路與試驗 1 實訓目的實訓目的 （1） 了解集成邏輯門電路的結(jié)構(gòu)特點。 （2） 體驗由基本邏輯門電路實現(xiàn)復雜邏輯關(guān)系的一般方法。 （3） 學會集成門電路的使用及邏輯電平的測量。 （4） 建立組合邏輯電路的基本概念。 2 實訓設備與器件實訓設備與器件 實訓設備：數(shù)字集成電路測試儀1臺、邏輯筆1支、直流穩(wěn)壓電源1臺、萬用表1塊。 實訓器件：雙四輸入與非門74LS20 2片、六非門74LS05（OC門）1片、 發(fā)光二極管4只、5.1 k電阻4個、 500 電阻4個、 按鈕開關(guān)4個、 導線若干。 第2章 邏輯門電路 3 實訓電路與說明實訓電路與說明 （1）邏輯要求：用基本

3、門電路構(gòu)成簡易型 4 人搶答器。 A、B、C、D為搶答操作開關(guān)。任何一個人先將某一開關(guān)按下且保持閉合狀態(tài)，則與其對應的發(fā)光二極（指示燈）被點亮，表示此人搶答成功； 而緊隨其后的其他開關(guān)再被按下，與其對應的發(fā)光二極管則不亮。 （2）電路組成：實訓電路如圖2.1所示，電路中標出的74LS20為雙四輸入端與非門, 74LS05為六非門。 4 實訓步驟與要求實訓步驟與要求 1） 檢測IC 用數(shù)字集成電路測試儀測試IC的好壞。如果IC上的字跡模糊， 型號顯示不清楚， 通過自動掃描檢測的方式可以檢測其型號。 第2章 邏輯門電路 2) 連接線路 (1)熟悉電路板。電路可以連接在自制的PCB(印刷電路板)上，

4、也可以焊接在萬能板上，或通過“面包板”插接。無論采用哪種電路板，在連接電路之前，都必須首先對電路板的結(jié)構(gòu)特點有足夠的認識。尤其是第一次使用“面包板“的讀者，必須事先掌握它的使用方法。 （2）熟悉器件。如果將IC芯片正面朝上，開口朝前，則IC引腳編號按逆時針方向排列，左前方第1個引腳的編號為1。數(shù)字電路中IC的電源往往不在電路中標出， 一般情況下，左下方最后一個引腳為電源“”，編號最大的引腳（右前方第一個引腳）為電源“”。 在使用中，必須正確識別IC的引腳。 第2章 邏輯門電路圖 2.1 簡易搶答器 1&1 2 4 51&91012131&1 2 4 51&910

5、1213abcdABCD 5V500474LS206868653174LS052468 5V5.1k4LEDL1L2L3L4第2章 邏輯門電路 (3)按正確方法插好IC芯片，參照圖2.1連接線路。 (4)通電前要認真檢查線路。注意：IC芯片電源的正、負端連接是否正確；電源連線是否反接；電路板各管腳或焊點之間是否短路。待檢查無誤后方可通電。 3）操作與調(diào)試 （1）通電后，分別按下A、 B、 C、 D各鍵，觀察對應指示燈是否點亮。 (2) 當其中某一指示燈點亮時，再按其他鍵，觀察其他指示燈的變化。 第2章 邏輯門電路 (3) 在進行（1）、（2）操作步驟時，分別測試IC芯片輸入、輸出管腳的電平變化

6、，并完成表2.1所示內(nèi)容。表中， A、 B、 C、 D表示按鍵開關(guān)， “”表示開關(guān)動作無效； L1、 L2、 L3、L4表示4個指示燈。 按鍵閉合或指示燈亮用“1”表示， 開關(guān)斷開或指示燈滅用“0”表示。 第2章 邏輯門電路表表 2.1 搶答器邏輯狀態(tài)表搶答器邏輯狀態(tài)表 BCBAL4L3L2L1第2章 邏輯門電路 5 實訓總結(jié)與分析實訓總結(jié)與分析 （1）實訓中采用了兩種不同信號的數(shù)字集成電路，其中， 74LS20可以實現(xiàn)4個輸入信號與非的邏輯關(guān)系，稱為四輸入與非門。由于內(nèi)部包含兩個完全相同的電路，故稱為雙四輸入與非門。74LS05可以實現(xiàn)非邏輯關(guān)系，稱為非門，也稱為反相。其內(nèi)部包含6個非門，故

7、稱為六非門。我們在第1章討論過的邏輯關(guān)系， 均可以用電子電路來實現(xiàn)。我們把這些電路稱為邏輯門。與第1章實訓電路相比，集成邏輯門電路具有結(jié)構(gòu)簡單、 體積小、重量輕、容易實現(xiàn)等特點。 第2章 邏輯門電路 （2） 電路中對邏輯事件的是與否用電路電平的高與低來表示。表示邏輯事件的這種電信號只有高、低電平兩種狀態(tài)，故稱為開關(guān)信號。為簡單起見，用“1”和“0”兩個符號分別表示高、低電平。如用“1”表示高電平， “0”表示低電平，則稱為正邏輯電路，反之稱為負邏輯電路。在數(shù)字電路中， 如采用實訓中使用的稱為TTL的集成器件， 高電平一般在4.35 V之間, 低電平在00.7 V之間。 第2章 邏輯門電路 （3

8、）當輸入/輸出開關(guān)信號的頻率很低時，我們可以用萬用表或邏輯筆來測量電路中的邏輯關(guān)系，分析電路。若輸入/輸出開關(guān)信號頻率較高，可用示波器或邏輯分析儀測試并記錄信號的波形，再根據(jù)波形圖分析某一信號的變化規(guī)律及在任一時刻各信號間的邏輯關(guān)系。 本實訓電路中的輸入信號為手動開關(guān)信號， 頻率很低， 所以我們用邏輯筆或萬用表來測試輸入與輸出信號之間的邏輯關(guān)系， 并用表2.1直觀地表示出來。 第2章 邏輯門電路 4）有了上面的基本知識， 我們可以分析電路的工作過程。初始狀態(tài)（無開關(guān)按下）時， a、 b、 c、 d端均為低電平，各與非門的輸出端為高電平， 反相器的輸出則都為低電平（小于0.7 V），因此全部發(fā)光

9、二極管都不亮。 當某一開關(guān)被按下后（如開關(guān)A被按下）， 則與其連接的與非門的輸入端變?yōu)楦唠娖?，這樣該與非門的所有輸入端均為高電平， 根據(jù)與非關(guān)系，其輸出端則為低電平，反相器輸出為高電平， 從而點亮發(fā)光二極管。 由于該與非門輸出端與其他3個與非門的輸入端相連，它輸出的低電平維持其他3個與非門輸出高電平。因此其他發(fā)光二極管都不亮。 第2章 邏輯門電路 5）通過本實訓，我們對門電路及其應用有了一定認識。作為初學者，我們還需明白更多的問題：什么是邏輯門電路？它是怎樣實現(xiàn)輸入變量與輸出變量間邏輯運算的?邏輯門電路有多少種？在實際應用中我們應該如何選擇邏輯門？例如在上述實訓電路中能否用其他門電路來實現(xiàn)？不

10、同類型的門電路具有哪些特點？輸入、輸出信號間的邏輯關(guān)系應該如何描述？共有多少種方法，在不同情況下用哪些方法描述更簡捷方便？ 第2章 邏輯門電路 在安裝與調(diào)試過程中，我們應該如何檢驗線路的好 壞并用相應的設備快速而準確地判斷并排除故障按照實際邏輯控制的要求，設計控制電路有哪些具體步驟？應該如何選擇元器件？ 在后面的章節(jié)中將圍繞以上問題進行較詳細的介紹 第2章 邏輯門電路21 邏輯門電路邏輯門電路 211 非門非門 212 與門與門 213 或門或門 214 其他常用門的電路其他常用門的電路第2章 邏輯門電路 在介紹各系列門電路之前，首先要了解最基本的門電路。本門電路是指能夠?qū)崿F(xiàn) 3 種基本邏輯功

11、能關(guān)系的電路， 與門、或門、非門（又稱反相器）。利用與、或、 非門，能構(gòu)成所有可以想象出的邏輯電路。如與非門、 或非門、門、與或非門等。 邏輯門電路的描述有以下 4 種方式：真值表、邏輯表達式、邏輯圖和波形圖。這4種描述方法都能反映邏輯門電路輸入和輸出變量間的邏輯關(guān)系。其實這4種描述方法是等價的，各有其特點且可以相互轉(zhuǎn)換。在邏輯電路的分析和設計過程中可根據(jù)實際情況靈活選擇不同的描述方式。 第2章 邏輯門電路 目前幾乎都做成單片集成電路；TTL系列門電路是由晶體管晶體管構(gòu)成的門電路，其邏輯狀態(tài)僅由雙極型晶體管實現(xiàn)， 電路中的二極管只用于電平轉(zhuǎn)移和引出電壓， 電阻僅用于分壓和限流。MOS系列門電路

12、是用N溝道或P溝道耗盡型場效應管制成的集成電路。 若在一個門電路中使用了N溝道和P溝道MOS管互補電路，則稱為CMOS門電路 第2章 邏輯門電路 2.1.1 非門非門 非門只有一個輸入端和一個輸出端，輸入的邏輯狀態(tài)經(jīng)非門后被取反，圖2.2所示為非門電路及其邏輯符號。在圖2.2（a）中，當輸入端A為高電平1（+5 V）時，晶體管導通，L端輸出0.20.3 V的電壓，屬于低電平范圍； 當輸入端為低電平0（0V）時，晶體管截止，晶體管集電極發(fā)射極間呈高阻狀態(tài)，輸出端L的電壓近似等于電源電壓，即輸入與輸出信號狀態(tài)滿足“非”邏輯關(guān)系。任何能夠?qū)崿F(xiàn)L= “非”邏輯關(guān)系的電路均稱為“非門”。式中的符號“-”

13、表示取反，在其邏輯符號的輸出端用一個小圓圈來表示。A第2章 邏輯門電路 在數(shù)字電路的邏輯符號中，若在輸入端加小圓圈，則表示輸入低電平信號有效；若在輸出端加一個小圓圈，則表示將輸出信號取反。 圖 2.2 非門電路圖與符號 5VR1 kLAR5 kAL1(a) DTL非門電路(b) 非門邏輯符號第2章 邏輯門電路圖 2.3 非門波形圖 非門除用真值表和邏輯表達式描述外，還可用如圖2.3所示的波形圖（又稱為時序圖）來描述。波形圖既能直觀地描述各輸入與輸出變量在某一時刻的對應關(guān)系， 又能描述每個信號的變趨勢。 AL第2章 邏輯門電路 2.1.2 與門與門 圖2.4所示為雙輸入單輸出DTL與門電路及與門

14、邏輯符號。在圖2.4（a）中，當輸入端A與B同時為高電平“1”（+5 V）時， 二極管VD1、 VD2均截止，R中沒有電流，其上的電壓降為0 V，輸出端L為高電平“1”（+5 V）；當A、 B中的任何一端為低電平“0”（0 V）或A、 B端同時為低電平“0”時， 二極管VD1、 第2章 邏輯門電路 VD2的導通使輸出端L為低電平“0”（0.7 V）。 可見，只要輸入中的任意一端為低電平時，輸出端就一定為低電平; 只有當輸入端均為高電平時，輸出端才為高電平, 即輸入與輸出信號狀態(tài)滿足“與”邏輯關(guān)系。 任何能夠?qū)崿F(xiàn)L=AB“與”邏輯關(guān)系的電路均稱為“與門”。 圖 2.5 為描述雙輸入端與門輸入與輸

15、出信號之間邏輯關(guān)系的波形圖 第2章 邏輯門電路圖 2.4 雙輸入端與門圖 LAB&VD1VD2 5VR6 kABL(a) DTL 與門電路(b) 與門邏輯符號第2章 邏輯門電路2.5 雙輸入端與門波形圖ABL第2章 邏輯門電路 2.1.3 或門或門 圖2.6所示為雙輸入單輸出DTL或門電路及或門邏輯符號。當輸入端A或B中的任何一端為高電平1（+5 V）時， 輸出端L一定為高電平（+4.3 V）；當輸入端同時為高電平1時，輸出端也為高電平；當輸入端A和B同時為低電平0（0 V）時，輸出端L一定為低電平0。 可見， 只要輸入端中的任意一端為高電平， 輸出端就一為高電平；只有當輸入端均為低電

16、平時，輸出端才為低電平，即輸入與輸出信號狀態(tài)滿足“或”邏輯關(guān)系。 任何能夠?qū)崿F(xiàn)L=A+B“或”邏輯關(guān)系的電路均稱為“或門”。 第2章 邏輯門電路圖 2.6 雙輸入端或門LABVD1VD21kABL(a) DTL或門電路(b) 或門邏輯符號 E C1第2章 邏輯門電路圖 2.7 雙輸入端或門波形圖ABL 圖 2.7 為描述雙輸入端或門輸入與輸出信號之間邏輯關(guān)系的波形。第2章 邏輯門電路 2.1.4其他常用門電路其他常用門電路 1 與非門與非門 圖2.8所示為雙輸入單輸出DTL與非門電路及其邏輯符號。當輸入端A或B中的任何一端為低電平0（0V）時，所接二極管VD1或VD2導通，晶體管V1的基極對地

17、電壓為0.7 V（小于1.4 V），晶體管V1截止，晶體管V2也截止，輸出端L為高電平（+5 V）；當輸入端同時為低電平0（0 V）時，輸出端同樣也為高電平（+5 V）；當輸入端A和B同時為高電平（+5 V）時，所接二極管VD1和VD2截止，第2章 邏輯門電路 晶體管V1、V2均導通，輸出端L為低電平0（+0.3V）。可見，只要輸入端中的任意一端為低電平時，輸出端就一定為高電平; 只有當輸入端均為高電平時，輸出端才為低電平，即輸入與輸出信號狀態(tài)滿足“與非”邏輯關(guān)系。 任何能夠滿足“與非”邏輯關(guān)系（L= ）的電路均稱為“與非門” BA第2章 邏輯門電路圖 2.8 雙輸入端與非門AB2 k1.75

18、 k5 k6 kLV1V2 5VVD1VD2LAB&(a) DTL與非門電路(b) 與 非 門邏輯符號第2章 邏輯門電路 圖2.9為描述雙輸入與非門輸入與輸出信號之間邏輯關(guān)系的波形圖。 其他常用門電路也可以由基本門電路：“非門”、 “與門” 、連接一個非門就構(gòu)成了“與非門”，如圖2.10所示。 通常我們將由邏輯符號表示的邏輯電路圖稱為“邏輯圖 2 或非門或非門 能夠?qū)崿F(xiàn)L=A+BTX-“或非”邏輯關(guān)系的電路均稱為“或非門”。在一個或門的輸出端連接一個非門就構(gòu)成了“或非門”，如圖2.11所示。圖2.12為描述或非門輸入與輸出信號之間邏輯關(guān)系的波形圖。 第2章 邏輯門電路圖 2.9 雙輸入

19、端與非門波形圖ABL第2章 邏輯門電路2.10 由與門和非門構(gòu)成的與非門L1AB&第2章 邏輯門電路圖 2.12 雙輸入端或非門波形圖 ABL第2章 邏輯門電路 2 或非門或非門 能夠?qū)崿F(xiàn)L= “或非”邏輯關(guān)系的電路均稱為“或非門”。 在一個或門的輸出端連接一個非門就構(gòu)成了“或非門”， 如圖2.11所示。 BA L1AB1(a) 或非門(b) 或非門邏輯符號AB1L圖211 有或門和非構(gòu)成的或非門第2章 邏輯門電路 3 異或門異或門 任何能夠?qū)崿F(xiàn) L=AAKB-+AKA-B=AB“異或”邏輯關(guān)系的電路均稱為“異或門”。異或門可由非門、與門和或門組合而成。如圖2.13（a）所示，當輸入端

20、A、B的電平狀態(tài)互為相反時，輸出端L一定為高電平；當輸入端A、B的電平狀態(tài)相同時輸出L一定為低電平。 圖2.13（b）為異或門的邏輯符號。 圖2.14為描述異或門輸入與輸出信號之間邏輯關(guān)系的波形圖。 第2章 邏輯門電路圖 2.13 異或門圖AB&1B1AAB1ABLABAB1ABL(a) 異或門邏輯圖(b) 異或門邏輯符號第2章 邏輯門電路2.14 雙輸入端異或門波形圖ABL第2章 邏輯門電路 4 同或門同或門 任何能夠?qū)崿F(xiàn)L=AB+ =A B“同或”邏輯關(guān)系的電路均稱為“同或門”。由非門、與門和或門組合而成的同或門及其邏輯符號如圖2.15所示。當輸入端A、 B的電平狀態(tài)互為相反時，輸

21、出端L一定為低電平； 而當輸入端A、B的電平狀態(tài)相同時，輸出端L一定為高電平。 圖2.16為描述同或門輸入與輸出信號之間邏輯關(guān)系的波形圖。 _BA第2章 邏輯門電路圖 2.15 同或門圖AB&1AAB1ABLABAB1ABL(a) 同或門邏輯圖(b) 同或門邏輯符號1B第2章 邏輯門電路2.16 雙輸入端同或門波形圖ABL第2章 邏輯門電路 22 不同系列門電路不同系列門電路 221 TTL系列門電路系列門電路 222 MOS系列門電路系列門電路第2章 邏輯門電路2.2 不同系列門電路不同系列門電路 2.2.1TTL系列門電路系列門電路 TTL門電路只制成單片集成電路。輸入級由多發(fā)射極

22、晶體管構(gòu)成，輸出級由推挽電路（功率輸出電路）構(gòu)成。標準TTL與非門電路如圖2.17所示。 第2章 邏輯門電路圖 2.17 標準TTL與非門ABCV1B1R1R2B2B3R3V4VDLV3R4 ECV2B4第2章 邏輯門電路 多發(fā)射極晶體管由空間上彼此分離的多個PN結(jié)構(gòu)成，而推挽輸出級既能輸出較大的電流又能汲取較大的電流。 若圖2.17中的一個發(fā)射極或3個發(fā)射極都接低電平（A、 B、 C接地），多發(fā)射極晶體管V1一定工作在飽和導通狀態(tài)，其集電極電位約為0.2 V，晶體管V2必定截止，使V3飽和導通，而V 4截止，輸出端L為高電平。 第2章 邏輯門電路 若3個發(fā)射極都接高電平(A、 B、 C都接+

23、5 V）時，V1的bc結(jié)處于正向偏置而導通，從而晶體管V2飽和導通，晶體管V4飽和導通， B4點的電位約為0.7 V。 晶體管V2的飽和壓降約為0.2 V，故B3點的電位約為0.9 V，因此晶體管V3截止。 L端輸出低電平（0.2 V）。 從上述分析可見： （1）輸入信號與輸出信號符合與非邏輯關(guān)系。 第2章 邏輯門電路 （2）推挽輸出電路中的晶體管V3和V4中總是一個截止，而另一個導通。若V3截止而V4導通且飽和，則輸出端L為低電平，負載電流流入輸出端L并經(jīng)V4流向地端。 若V3導通而V4截止，則輸出端L為高電平， 輸出電流從EC經(jīng)R4、 V3、二極管VD流向輸出端。若輸出端L所接的負載較重即

24、負載從輸出端汲取的電流較大），輸出的高電平經(jīng)電阻R4后會略有下降。 （3）若某一輸入端懸空，無論其他輸入端接高電平或是低電平，懸空端的作用相當于接高電平(注意，實際應用中不用的輸入端一般不允許懸空，以免引入干擾)。 第2章 邏輯門電路圖 2.18 系列74LS00四-二輸入與非門1234657&141312119108&第2章 邏輯門電路 （4）多發(fā)射極晶體管始終有基極電流流過。在正向狀態(tài)下，基極電流流向一個或幾個處于低電平的輸入端；在反向狀態(tài)下，基極電流流向晶體管V2的基極。即基區(qū)載流子（電荷）在工作狀態(tài)轉(zhuǎn)換時無需排空, 省去了排空所需時間，使電路從一種狀態(tài)轉(zhuǎn)換到另一種狀態(tài)非

25、常迅速。因此，TTL系列門電路的工作速度比其他系列門電路的速度要快。 第2章 邏輯門電路 圖2.18是TTL與非門74LS00集成電路示意圖，它包括4個雙輸入與非門。此類電路多數(shù)采用雙列直插式封裝。在封裝表面上都有一個小豁口，用來標識管腳的排列順序。 第2章 邏輯門電路 2.2.2 MOS系列門電路系列門電路 MOS系列門電路采用MOS（Metal Oxide Semiconductor金屬氧化物半導體）場效應晶體管（FEV）制作。MOS場效應晶體管幾乎不需要驅(qū)動功率。這種系列的門電路或開關(guān)電路體積小且制造簡單，可以制成高集成度的集成電路。由于場效應晶體管的電容作用，其開關(guān)時間較長，這種系列門

26、電路的工作速度較慢。 MOS系列的門電路，若采用P溝道耗盡型MOS場效應晶體管作為電路元件，則稱為PMOS電路；第2章 邏輯門電路 若采用N溝道耗盡型MOS場效應晶體管作為電路元件，則稱為NMOS電路；若電路中既采用P溝道耗盡型MOS場效應晶體管又采用P溝道耗盡型MOS場效應晶體管以構(gòu)成互補對稱電路，則稱為CMOS電路。圖2.19所示為CMOS非門電路。 CMOS非門電路總是一個晶體管截止，而另一個晶體管導通，在此狀態(tài)下電源幾乎不提供電流，只是在從一個狀態(tài)轉(zhuǎn)換到另一個狀態(tài)的瞬間，兩個晶體管同時處于微弱導通狀態(tài)，電壓源才供給很小的電流，所以CMOS門電路的功耗極小。圖 2.20是由CMOS電路構(gòu)

27、成的與非門和或非門電路。 第2章 邏輯門電路1234657&141312119108&圖219 CMOS非門電路第2章 邏輯門電路圖 2.20 CMOS門電路 LPNAV2V3 ECV4V1AB(a) CMOS與非門(b) CMOS或非門LPV2V1V4V3ABN ECPN第2章 邏輯門電路 23 門電路綜合應用門電路綜合應用 231 三選二電路三選二電路 232 產(chǎn)品分類電路產(chǎn)品分類電路 233 門電路組成數(shù)字信號源門電路組成數(shù)字信號源 234 門電路構(gòu)成控制門門電路構(gòu)成控制門 235 門電路組成單穩(wěn)態(tài)出發(fā)電路門電路組成單穩(wěn)態(tài)出發(fā)電路第2章 邏輯門電路2.3門電路綜合應用門電

28、路綜合應用 2.3.1三選二電路三選二電路 對于某些易發(fā)生危險的設備, 在危急狀態(tài)下應立即關(guān)機。為提高報警信號的可靠性，防止誤報警，常在關(guān)鍵部位安置3個類型相同的危險報警器，如圖2.21所示。 只有當3個危險報警器中至少有兩個指示危險時，才實現(xiàn)關(guān)機操作。設在危急情況下，報警信號A、B、C為高電平1；當輸出狀態(tài)L為高電平1時，設備應關(guān)機。 三選二電路的真值表如表2.2所示。 第2章 邏輯門電路表表 2.2 三選二電路真值表三選二電路真值表 報警信號 C B A關(guān)機信號L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 100010111 第2章 邏輯門

29、電路圖 2.21 三選二電路示意圖 報警器1報警器2報警器3三選二電路ABCL第2章 邏輯門電路 根據(jù)該真值表可確定標準“與或”表達式如下： L=AB +A C+ BC+ABC 用卡諾圖法將其化簡為最簡“與或”表達式： L=AB+BC+AC 由此表達式確定的三選二電路的邏輯圖如圖2.22所示。 實際電路設計中多用與非門集成電路芯片。若用與非門來構(gòu)成三選二邏輯電路，應先用德摩根定理進行如下變換： L=AB+BC+AC = = 其邏輯電路如圖2.23所示。_C_B_ACBAACBCAB第2章 邏輯門電路 圖 2.22 用與門和或門構(gòu)成的三選二電路圖 &1ABBCACLABC第2章 邏輯門電

30、路圖 2.23 用與非門構(gòu)成的三選二電路&ABBCACLABC&與非門第2章 邏輯門電路 2.3.2 產(chǎn)品分類電路產(chǎn)品分類電路 某產(chǎn)品出廠前，要檢查4個重要參數(shù)A、B、C、D是否在允許的誤差范圍之內(nèi)。分別使用4種數(shù)字測量裝置對這4個參數(shù)進行測量。若所測參數(shù)在允許范圍內(nèi)， 測量裝置輸出高電平1；若測得的參數(shù)超出了允許范圍， 測量裝置輸出低電平0。 當所有4個參數(shù)都在允許范圍內(nèi)時，路的輸出端L1為1。 當只有B超出允許范圍時，輸出端L2為1。 當只有B和D超出允許誤差范圍時，輸出端L3為1。 在所有其他情況下，輸出端L4為1，說明產(chǎn)品是廢品。 第2章 邏輯門電路檢測信號 D C B

31、 A 質(zhì)量信號 L1 L2 L3 L 4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 1 0 0 0 第2章 邏輯門電路 根據(jù)該真值表可得下列表達式

32、： L1=ABCD L2= CD L3=A 因為 =ABCD+A CD+A C =L1+L2+L3 所以 L4=L1+L2+L3 以上各式可用與非形式表示為 L1= L2= L3= L4= _BA_DCB4L_B_B_DABCDCDBA_DCBA321321321_LLLLLLLLL第2章 邏輯門電路圖 2.24 產(chǎn)品分類電路&11BDAD&L1L2L3&L4BC 滿足以上邏輯關(guān)系的產(chǎn)品分類電路如圖2.24所示。第2章 邏輯門電路 2.3.3 門電路組成數(shù)字信號源門電路組成數(shù)字信號源 數(shù)字信號源可由產(chǎn)生脈沖波形的振蕩電路構(gòu)成。在數(shù)字電路的應用中，它可提供連續(xù)的且具有一定

33、頻率（周期）的脈沖信號。該信號可用作微型計算機、單片機等數(shù)字電路的時鐘信號源。 圖2.25是由兩個非門及電阻、電容組成的可變頻率振蕩器。 在電源接通的一瞬間，非門輸入端會有一個很小的擾動信號。第2章 邏輯門電路 處在狀態(tài)轉(zhuǎn)換的門電路對輸入信號具有很強的放大作用，構(gòu)成閉環(huán)的串聯(lián)耦合形成很強的正反饋， 使門電路迅速達到穩(wěn)定狀態(tài)。在穩(wěn)定狀態(tài)下，由于電容的充放電作用，經(jīng)過一段時間后將改變某一非門的輸入電平，又由于串聯(lián)耦合正反饋的作用而使電路迅速翻轉(zhuǎn)達到新的穩(wěn)定狀態(tài)。在該穩(wěn)定狀態(tài)下，電容又處于充放電狀態(tài)， 經(jīng)過一段時間后又迅速翻轉(zhuǎn)進入另一個穩(wěn)定狀態(tài)，如此周而復始。 振蕩器各點的波形如圖2.26所示。 第

34、2章 邏輯門電路圖 2.25 可變頻率TTL振蕩器圖 12C1Rf1Rf2uO1C2uI1uO2uI2第2章 邏輯門電路2.26 可變頻率TTL振蕩器各點波形uO2tuO1tuI1t第2章 邏輯門電路 改變電路的器件參數(shù)（C1、C2、Rf1、Rf2），輸出波形的頻率周期）將隨之改變。振蕩周期的估算公式如下假設C1=C2, Rf1=Rf2=Rf）: T=2(RfR1)C 由于手冊中一般不給出R1的確切值，可認為R14 k。圖2.27是在圖2.25電路基礎上串聯(lián)一個石英晶體組成的固定頻率振蕩器。該電路的工作原理與圖2.25的相同，但該電路的振蕩頻率是由石英晶體的固有振蕩頻率f0決定的，與電路中的外

35、接電阻、電容的取值無關(guān)。 第2章 邏輯門電路圖 2.27 固定頻率TTL振蕩器11C1Rf1Rf2f0C2uI1uO2uI2uO1第2章 邏輯門電路 2.3.4 門電路構(gòu)成控制門門電路構(gòu)成控制門 圖2.28(a)所示是由與門構(gòu)成的開關(guān)控制電路。 該電路可作為信號傳送過程中的開關(guān)控制電路。A為信號輸入端，K為控制端，L為信號輸出端。 當控制端K為低電平時，與門被封鎖，輸入信號無法通過與門，與門輸出端L為低電平；當 控制端K為高電平時，與門解除封鎖，輸入信號可通過與門送至輸出端。圖2.28(b)是由或門構(gòu)成的開關(guān)控制電路。對該電路，當控制端K為低電平時有信號輸出； 當控制端K為高電平時無信號輸出。

36、這種電路常用于報警信號控制和計數(shù)脈沖信號控制等場合。 第2章 邏輯門電路圖 2.28 信號傳送控制電路&AKL1AKL(a ) 與門控制電路(b ) 或門控制電路第2章 邏輯門電路 235 門電路組成單穩(wěn)態(tài)觸發(fā)電路門電路組成單穩(wěn)態(tài)觸發(fā)電路 單穩(wěn)態(tài)電路（或單穩(wěn)態(tài)觸發(fā)器）具有兩個開關(guān)狀態(tài)。 一個是穩(wěn)定狀態(tài)，另一個是非穩(wěn)定狀態(tài)，也稱為暫態(tài)。所謂穩(wěn)定狀態(tài)是指在加上饋電電壓之后，單穩(wěn)態(tài)觸發(fā)器的輸出端u0=1(或u0=0)，而且該狀態(tài)將一直保持下去，直到在輸入控制信號的作用下，使觸發(fā)器翻轉(zhuǎn)到暫態(tài)為止。在暫態(tài)下，單穩(wěn)態(tài)觸發(fā)器的輸出u0=0或u0=1），該狀態(tài)維持一段時間后將自動返回到穩(wěn)定狀態(tài)。暫態(tài)的

37、維持時間由連接的阻容元件參數(shù)決定。圖2.29（a）所示為微分型單穩(wěn)態(tài)觸發(fā)器邏輯電路與邏輯符號。 第2章 邏輯門電路圖 2.29 微分型單穩(wěn)態(tài)觸發(fā)器及波形(a) 邏輯電路及符號uIC1R174LS00u1AC2R2uO1uIuO12&uItu1tuAtuOt(b) 波形圖第2章 邏輯門電路 電路中的C1、R1構(gòu)成輸入微分隔直電路，使輸入觸發(fā)信號經(jīng)微分后變窄，同時隔斷直流成分。R1要按門電路的“開門電阻”保證與非門輸出為額定低電平時所允許輸入電阻RI的最小值RON）取值，即R1RON RON10 k）。C2、R為定時元件。R2要按門電路的“關(guān)門電阻”保證與非門輸出為額定高電平90%時所允許

38、輸入電阻RI的最大值ROFF）取值，即R2ROFF ROFF2 k）。 無觸發(fā)脈沖輸入時，門2的輸入為低電平，輸出為高電平（關(guān)門狀態(tài)），并反饋至門1輸入端使 門1輸出低電（開門狀態(tài)）。電路處于穩(wěn)定狀態(tài)。 第2章 邏輯門電路 當輸入端加入負觸發(fā)脈沖時，門1輸入低電平，輸出為高電平關(guān)門狀態(tài)），通過C2耦合使門2的輸入為高電平，輸出低電平（開門狀態(tài)），反饋至門1輸入端， 使門1輸出高電平。此時，電路處于暫穩(wěn)狀態(tài)。在暫穩(wěn)狀態(tài)下，門1的輸出端通過R2對C2充電，引起門2輸入端A的電位逐漸下降，當下降至低電平時，門2的輸出將變?yōu)楦唠娖?，使整個電路又回到原穩(wěn)定狀態(tài)。電容C2的充電時間即暫穩(wěn)態(tài)時間，也稱作輸出

39、脈沖寬度TW， 其估算公式為 TW0.85R2C2 單穩(wěn)態(tài)觸發(fā)器的輸出波形如圖2.29（b）所示。該電路采用輸入脈沖下降沿觸發(fā)，也可設計成用上升沿觸發(fā)。 第2章 邏輯門電路圖 2.29 微分型單穩(wěn)態(tài)觸發(fā)器及波形(a) 邏輯電路及符號uIC1R174LS00u1AC2R2uO1uIuO12&uItu1tuAtuOt(b) 波形圖第2章 邏輯門電路 上述單穩(wěn)態(tài)電路是寬脈沖觸發(fā)的微分型單穩(wěn)態(tài)觸發(fā)器，用門電路也可構(gòu)成窄脈沖觸發(fā)的微分型單穩(wěn)態(tài)觸發(fā)器。另外用門電路還能構(gòu)成積分型單穩(wěn)態(tài)觸發(fā)器，如圖2.30所示。在實際應用中常使用各種不同類型的集成單穩(wěn)態(tài)觸發(fā)器。 圖2.31所示是用單穩(wěn)態(tài)觸發(fā)器構(gòu)成的定

40、時控制脈沖門電路及其波形圖。它可用于移位電路、計數(shù)電路和存儲電路等。 第2章 邏輯門電路圖 2.30 積分型單穩(wěn)態(tài)觸發(fā)器及波形&uI74LS00ARCBuOuItuOt123第2章 邏輯門電路圖 2.31 單穩(wěn)態(tài)觸發(fā)器實現(xiàn)定時控制脈沖電路及波形 uI(a) 脈沖定時控制電路(b) 波形圖uBuATnuO信號源與門輸入信號控制信號單穩(wěn)態(tài)觸發(fā)器觸發(fā)信號計數(shù)器輸出信號uOuIuAuBuC第2章 邏輯門電路 圖中uI是由脈沖信號源輸出的連續(xù)脈沖信號，uB是單穩(wěn)態(tài)觸發(fā)器的輸入控制窄脈沖，uA是單穩(wěn)態(tài)觸發(fā)器輸出的寬脈沖，uO是實際所需的輸出脈沖。相鄰兩組脈沖群之間的時間間隔由單穩(wěn)態(tài)觸發(fā)器的暫態(tài)時間

41、Tn決定。 每組脈沖群的脈沖個數(shù)由計數(shù)器的計數(shù)值決定。圖中，計數(shù)器的計數(shù)值為4。第2章 邏輯門電路 24 常用門簡介常用門簡介 241 TTL系列數(shù)字電路的分類及主要參數(shù)指標系列數(shù)字電路的分類及主要參數(shù)指標 242 其他常用其他常用TTL門電路門電路 243 常用常用CMOS門電路門電路第2章 邏輯門電路2.4常用常用IC門簡介門簡介 由于集成電路的諸多優(yōu)點，實際應用中人們更青睞于選用集成電路來完成各種邏輯控制和運算。它可以使電路的設計過程更加簡單，結(jié)構(gòu)更加合理，電路的故障率減少，可靠性提高，抗干擾性增強。其中應用最普遍的是TTL系列和CMOS系列集成電路。 第2章 邏輯門電路 241TTL系

42、列數(shù)字電路的分類及主要參數(shù)指標系列數(shù)字電路的分類及主要參數(shù)指標 1 TTL系列數(shù)字電路分類系列數(shù)字電路分類 TTL系列數(shù)字電路按集成度大小可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。在不同規(guī)模的集成電路中包含了各種不同功能的邏輯電路。 按國家標準可分為CV54/74、CV54/74H、 CV54/74S、 CV54/74LS 4個系列。 小規(guī)模集成電路集成度比較低，大多數(shù)是與門、 或門、與非門、或非門、與或非門、反相器、三態(tài)門、 鎖存器、 觸發(fā)器、單穩(wěn)態(tài)、多諧振蕩器以及一些擴展門、 緩沖器、驅(qū)動器等比較簡單、通用的數(shù)字邏輯單元電路。根據(jù)電路設計需要，利用手冊，可以選

43、擇合適的器件來構(gòu)成所需的各種數(shù)字邏輯電路。 第2章 邏輯門電路 中、大規(guī)模集成電路的集成度比較高，大多數(shù)是一些具有特定邏輯功能的邏輯電路。其中包括：加法器、累加器、乘法器、比較器、奇偶發(fā)生器/校驗器、 算術(shù)運算器、多（四、 六、八）觸發(fā)器、寄存器堆、 時鐘發(fā)生器、碼制轉(zhuǎn)換器、數(shù)據(jù)選擇器/多路開關(guān)、 譯碼器/分配器、顯示譯碼器/驅(qū)動器、位片式處理器、 異步計數(shù)器、 同步計數(shù)器、A/D和D/A轉(zhuǎn)換器、隨機存存儲器（RAM）只讀存儲器第2章 邏輯門電路 （ROM/PROM/EPROM/EEPROM）、處理機控制器和支持功能器件等。 TTL手冊中提供各種的功能表、時序圖（波形圖）、引腳圖、電氣參數(shù)和封

44、裝，以及使用說明等內(nèi)容。在實際應用中不但要了解各種芯片的邏輯功能，還要綜合比較各種參數(shù)， 使其滿足設計要求。 2 主要參數(shù)指標主要參數(shù)指標TTL 系列數(shù)字電路有許多參數(shù)指標，例如，最大電源電壓、電流、工作環(huán)境溫度范圍等多種參數(shù)。下面介紹一些與TTL集成電路電特性有關(guān)的重要參數(shù)指。第2章 邏輯門電路 (1) 高電平輸出電壓VOH：2.7 3.4 V。 (2)高電平輸出電流IOH：輸出為高電平時，提供給外接負載的最大輸出電流。若使用電流超過手冊中的規(guī)定值會使輸出高電平下降，嚴重時會破壞邏輯關(guān)系。IOH也表示電路的拉電流負載能力。 （3）低電平輸出電壓VOL：0.2 0.5 V。 （4）低電平輸出電

45、流IOL：輸出為低電平時， 外接負載的最大輸出電流實際是從IC輸出端流入），超過此值會使輸出低電平上升。IOL表示電路的灌電流負載能力。 第2章 邏輯門電路 （5）高電平輸入電壓VIH：一般為2 V，是指允許輸入高電平的最小值。 （6）高電平輸入電流IIH：輸入為高電平時的輸入電流，即當前級輸出為高電平，本級輸入電路作為前級負載時的拉電流。 （7）低電平輸入電壓VIL：一般為0.8 V，是指允許的最大輸入低電平值。 （8）低電平輸入電流IIL：輸入為低電平時的輸入電流， 即當前級輸出為低電平時，本級輸入電路作為前級負載時的灌電流。 （9）輸出短路電流I，是指允許的最大輸入低電流第2章 邏輯門電

46、路 （10）電源電流：用來確定整個電路和供電電源的功率， 隨電路不同而不同。 （11）傳輸延遲時間tPLH和tPHL：輸出狀態(tài)響應輸入信號所需的時間。在工作頻率較高的數(shù)字電路中， 信號經(jīng)過多級門電路傳輸后造成的時間延遲將影響門電路的邏輯功能。 （12）時鐘脈沖fmax：電路最大的工作頻率，超過此頻率IC將不能正常工作。 第2章 邏輯門電路 在TTL數(shù)字集成電路的設計中，IOH和IOL反映了集成電路芯片的帶負載能力。IIH和IIL則反映其對前級集成電路的影響。當IIH或IIL之和超過前級的IOH或IOL值時，為保證正確的邏輯關(guān)系，需增加驅(qū)動芯片以提高IC的帶負載能力。 各種TTL集成電路的重要電

47、特性參數(shù)指標，都可以在TTL集成電路手冊中查到。對于功能復雜的TTL集成電路，手冊中還提供時序圖或波形圖）、功能表或真值表），以及對引腳信號電平的要求。熟練運用集成電路手冊，掌握芯片的各種功能與參數(shù)指標是正確使用各類TTL集成電路的必備條件。 第2章 邏輯門電路 3TTL與非門輸入特性和輸出特性與非門輸入特性和輸出特性 在數(shù)字電路中，經(jīng)常遇到TTL數(shù)字電路之間的相互連接和TTL數(shù)字電路與其他電路或負載的連接問題， 因此對TTL數(shù)字集成電路的輸入和輸出的電氣特性應當有較深入的了解，從而加深對TTL系列門電路特性參數(shù)的理解，更好地使用各種芯片。在此對與非門的主要特性加以簡單敘述。 TTL數(shù)字集成電

48、路都是以三極管作為其輸入和輸出器件的，如圖2.17所示。只要我們掌握TTL與非門的輸入和輸出電氣特性，也就基本上掌握了其他TTL數(shù)字集成電路的輸入和輸出電氣特性。 第2章 邏輯門電路 1）TTL與非門輸入特性 TTL與非門輸入特性包括與非門的輸入電壓與輸入電流之間的關(guān)系特性及輸入端的負載特性。由于TTL數(shù)字集成電路制造工藝的一致性，只需分析多發(fā)射結(jié)中一個輸入端的輸入特性。 （1）輸入電壓與輸入電流之間的關(guān)系特性（輸入伏安特性）。圖2.32所示為TTL與非門的輸入伏安特性曲線及分析電路的示意圖。該特性描述了某一輸入端電壓與電流之間的關(guān)系。設其他輸入端懸空或接正電源， 輸入電流的參考方向如圖所示。

49、 第2章 邏輯門電路圖 2.32 TTL與非門輸入伏安特性及分析電路iI/A1.4 V21 0.5 1.0 1.510AiR1EC 5VV1B2V2uIiI(a) 特性曲線(b) 分析電路0uI/VB1R1 3k第2章 邏輯門電路 輸入電流計算公式為 iI= -IR1 = (EC_ ube1uI)/R1 當Ui =0 V時，ube1=0.7 V，晶體管V2截止。 I I= i1= (EC ube1)/R1 = (5 V0.7 V)/3 k= 1.4 mA 此時的輸入電流稱為輸入短路電流（或低電平輸入電流），用IIS表示。若將該電路作為前級電路的負載此電流將成為前級電路輸出低電平時的最大灌電流，

50、用IIL表示。它是分析前級TTL（或其他電路）電路輸出端灌電流負載能力的重要參數(shù)。隨著I的不斷增加，iI將逐漸減少。 第2章 邏輯門電路 當I繼續(xù)增大至1.4 時，V2的發(fā)射結(jié)開始導通，是V1的發(fā)射結(jié)等效二極管）截止。此時輸入端只有很小的二極管反向漏電流流入。隨著I的繼續(xù)增大， 二極管反向電流基本不變。若將該電路作為前級電路的負載，此電流將成為前級輸出高電平時的拉電流 負載，用IIH表示。它是分析前級TTL(或其他電路）電路輸出端拉電流負載能力的重要參數(shù)。 第2章 邏輯門電路 （2） 輸入負載特性 在與非門輸入端接入電阻RI時，所接電阻兩端的電壓將隨阻值的不同而改變，兩者的關(guān)系稱為輸入負載特性

51、。圖2.33所示為TTL與非門的輸入特性曲線及分析電路。由圖2.33(b) 可知：當RI =0 時，相當于I= 0 V，輸入短路。若RI增大，UI也隨之增大，UI=RI(EC ube1)/(RI+R1)，這個關(guān)系只在I 1.4 時才成立。 第2章 邏輯門電路圖 2.33 TTL與非門輸入特性及分析電路 uI/V1.40123RI/ kiR1EC 5VV1B2V2RIiI(b) 分析電路B1R1 3kV4(a) 輸入特性第2章 邏輯門電路 若RI繼續(xù)增大，當I4時，使V飽和導通，Ub1被鉗位在1 V，此時再增大RI，I也不會增大，如圖2.33（a）所示。即I ，相當于輸入電壓為高電平，與非門輸出

52、將為低電平。把保證與非門輸出為額定低電平時所允許輸入電RI的最小值RON稱為“開門電阻”。同理，把保證與非門輸出為額定高電平90%所允許輸入電阻RI的最大值ROFF稱為“關(guān)門電阻”。在分析電路中,當RIROFF時，與非門輸出高電平；當RIRON時，與非門輸出低電平。 第2章 邏輯門電路 由此可知，在使用TTL集成電路時，有些不用的輸入端若用小電阻接地，會使此輸入端相當于輸入一個低電平；若所接電阻過大時，輸入端相當于輸入一個高電平。因此在處理TTL集成電路閑置輸入端時， 應確保閑置輸入端的電平狀態(tài)不破壞電路的邏輯關(guān)系。若閑置輸入端懸空時，相當于輸入高電平狀態(tài)。對于閑置輸入端的處理，還可以通過電阻

53、將其接至電源EC，這種接法不影響電路的邏輯狀態(tài)。 第2章 邏輯門電路 2） TTL與非門輸出特性 輸出電平與輸出電流之間的關(guān)系稱為輸出特性。 由于輸出電平有高、 低兩種電平，使負載電流的方向有所不同，因此下面分兩種情況加以說明。 （1） 輸入低電平， 輸出為高電平時。第2章 邏輯門電路圖 2.34 輸入低電平時輸出特性曲線及分析電路 uO/V102030(a) 輸出特性(b) 分析電路iO/mAV4VDiOV3R4EC5VR2B3RLiLuOB40第2章 邏輯門電路 圖2.34所示為輸入低電平，輸出高電平時的輸出特性曲線分析電路。 在圖2.17中，若與非門某一輸入端為低電平，V2、 V4管截止

54、，V3管飽和導通，輸出為高電平。 輸出電流只能流向負載。輸出電壓uOEC uce3 iLR4。若iL增大，uO將下降。當iL增大到某個值時，將破壞V3管飽和導通的條件，使其進入放大狀態(tài)，此時uO將繼續(xù)下降，甚至降為低電平，從而破壞了電路的邏輯關(guān)系。圖中的電流方向為參考方向。 這種現(xiàn)象實質(zhì)上就是當外接拉電流負載時，隨著輸出端拉電流負載的增大，輸出電壓下降的拉電流負載特性。在使用TTL電路時，要考慮拉電流負載對輸出高電平的影響。 第2章 邏輯門電路 （2）輸入高電平，輸出為低電平時。 圖2.35為輸入高電平, 輸出低電平時的特性曲線和分析電路。在圖2.17中，若輸入端均為高電平，V2、V4管將飽和

55、導通，V3管截止，輸出為低電平。負載電流將從V4管集電極流入，ic4= iL。飽和時，V4管c-e間的電阻非常小，所以當負載電流iL增大時，輸出電壓uO上升比較緩慢，如圖2.35(b)所示，曲線比較平坦?？梢?，此時的與非門可以承擔較大的負載電流。但ic4增加太多，也會破壞電路的邏輯狀態(tài)。 這種現(xiàn)象實質(zhì)就是當外接灌電流負載時，隨著輸出端灌電流負載的增大， 輸出電壓升高的灌電流負載特性。 在使用TTL電路時， 要考慮灌電流負載對輸出低電平的影響。第2章 邏輯門電路圖2.35 輸入高電平時輸出特性曲線及分析電路uO/V10102030iL/ mAV1B2V2(b) 分析電路V4(a) 輸出特性2EC

56、 5ViLuO第2章 邏輯門電路 2.4.2 其他常用其他常用TTL門電路門電路 1 集電極開路門電路（集電極開路門電路（OC門門） 在實際應用中，有時要將n個門電路的輸出端連接在一起， 稱為“并聯(lián)應用”。圖2.36是兩個TTL與非門“并聯(lián)應用”的示意圖。 當與非門1輸出為高電平（L1=1）時，若與非門2輸出為低電平（L2=0），就會有很大的電流 I 經(jīng) R3、V3、 VD3流入V4管的集電極。 第2章 邏輯門電路圖 2.36 與非門并聯(lián)應用5VR3V3VD3門1V45VR3V3VD3門2V4L1L2第2章 邏輯門電路 電流i成為與非門1的拉電流負載，同時也是與非門2的灌電流負載。i過大一方面

57、會使與非門2的 輸出低電平狀態(tài)受到破壞（使L2=1）；另一方面可能使與非門1的V3管燒壞。所以，實際應用中 這種接法是不允許的。 為了既滿足門電路“并聯(lián)應用”的要求，又不破壞輸出端的邏輯狀態(tài)和不損壞門電路，人們設計出集電極開路的TTL門電路，又稱“OC門”，如圖 2.37所示。 第2章 邏輯門電路圖 2.37 集電極開路與非門&5VRLV4LLAB第2章 邏輯門電路 集電極開路的門電路有許多種，包括集電極開路的與門、非門、與非門、異或非門及其他種類的集成電路?！癘C門”的邏輯表達式、真值表等描述方法和普通門電路的完全一樣。它們的主要區(qū)別是：“OC門”的輸出管V4集電極處于開路狀態(tài)。在具

58、體應用時，必須外接集電極負載電阻RL。 如圖2.38所示，由于外接電阻RL的功率相對較大，當輸出端采用“并聯(lián)”連接時，既能保證不會因輸出電流i過大而燒壞器件，又能滿足輸出信號“與”的邏輯關(guān)系（當與非門1輸出高電平1，與非門2輸出低電平0時，輸出端L將被鉗位在低電平0）。此種邏輯關(guān)系稱為“線與”， .CDABCDABL第2章 邏輯門電路圖 2.38 “OC門”線與接線圖&RLABi&CD 5VL第2章 邏輯門電路 現(xiàn)在介紹OC門外接集電極電阻RL值的計算方法。如圖2.39所示，有n個OC門的輸出端“線與”，并接有m個與非門作為負載，每個與非門負載有K個輸入端。 如圖2.39（a）

59、所示，當所有OC與非門輸出端均為高電平VOH時，流過RL的電流應最小，用IRLmin表示。IOH 表示OC與非門輸出管V5的反向漏電流，則IRLmin=nIOH+Mkiih為保證OC與非門輸出電平不低于輸出高電平的最小值VOHmin,，必須使5 VIRLminRLVOHmin，則最大負載電阻RLmax=（5 V- VOHmin）/（nIOH+mKIIH）。 第2章 邏輯門電路圖 2.39 OC門集電極電阻計算示意圖&RLi& 5V&IOHVOH&IIHKnm(a) “ OC 門”輸出高電平&RLi& 5V&IOHVOL&IIHKn

60、m(b) “ OC 門”輸出低電平第2章 邏輯門電路 如圖2.39(b）所示，當OC與非門輸出均為低電平VOL時， OC與非門電路的負載電流IIL將全部灌入OC與非門 用IRLmax表示(IRLmax= nILOmKIIL)。若其中只有一個OC與非門輸出端為低電平0，其他OC與非門輸出端為高電平1，那么線與的結(jié)果應為0。但輸出端為低電平的OC與非門將承受最大灌電流，這是線與關(guān)系中最不利的情況。 為了保證輸出低電平不大于輸出低電平的最大值vOLmax， 必須使5 VIRLmaxRLVOLmax，則最小的負載電阻RLmin=（5V VOLmax）/IRLmax=（5VVOLmax/nIOLMmKIIL）。其中IOLM為每個集電極開路與非門所允許的最大負載電流。 第2章 邏輯門電路 由以上分析可知，RL的取值范圍應為RLminRLRLmax。參數(shù)IOH、IOL、VOHmin、VOLmax和IIH、IIL都可以在手冊上查出。 2 三態(tài)門三態(tài)門 一般