第二講 Quartus Ⅱ的安裝及使用

1、實(shí)驗(yàn)時(shí)間安排 第一組：周四第一組：周四14:00-15:30 第一組：周四第一組：周四15:30-17:00 第三組：周五第三組：周五15:50-17:20 第四組：周五第四組：周五17:50-19:20 第五組：周五第五組：周五19:20-20:501班班2班班第二講第二講Quartus 6.0的安裝及使用的安裝及使用主要內(nèi)容主要內(nèi)容 Quartus II Quartus II是是AlteraAltera公司在公司在2121世紀(jì)推出世紀(jì)推出的的FPGA/CPLDFPGA/CPLD開發(fā)環(huán)境，是開發(fā)環(huán)境，是AlteraAltera前一代前一代FPGA/CPLDFPGA/CPLD集成開發(fā)環(huán)境集成開

2、發(fā)環(huán)境MAX+Plus IIMAX+Plus II的更新的更新?lián)Q代產(chǎn)品，其功能強(qiáng)大，界面友好，使用便換代產(chǎn)品，其功能強(qiáng)大，界面友好，使用便捷。捷。 Quartus II Quartus II 軟件集成了軟件集成了AlteraAltera的的FPGA/CPLDFPGA/CPLD開發(fā)流程中所涉及的所有工具和第開發(fā)流程中所涉及的所有工具和第三方軟件接口。通過使用此開發(fā)工具，設(shè)計(jì)三方軟件接口。通過使用此開發(fā)工具，設(shè)計(jì)者可以創(chuàng)建、組織和管理自己的設(shè)計(jì)。者可以創(chuàng)建、組織和管理自己的設(shè)計(jì)。 設(shè)計(jì)構(gòu)想設(shè)計(jì)構(gòu)想 設(shè)計(jì)輸入設(shè)計(jì)輸入 功能正確？功能正確？ 原理圖原理圖 硬件描述語(yǔ)言硬件描述語(yǔ)言 滿足時(shí)序要求？滿足時(shí)

3、序要求？ 功能模擬功能模擬 部分編譯： 分析與綜合部分編譯： 分析與綜合 物理設(shè)計(jì)：物理設(shè)計(jì)： 時(shí)序模擬時(shí)序模擬 器件編程器件編程 是是 否否 是是 否否 完完 整整 的的 編編 譯譯 創(chuàng)建一個(gè)新項(xiàng)目創(chuàng)建一個(gè)新項(xiàng)目 選擇目標(biāo)器件選擇目標(biāo)器件 引引 腳腳 指指 定定 4.1 新建工程項(xiàng)目新建工程項(xiàng)目4.2 新建原理圖新建原理圖/文本文件文本文件4.3 編譯綜合、編譯綜合、生成模塊、查看生成模塊、查看RTL圖圖4.4 仿真測(cè)試仿真測(cè)試4.5 編程下載編程下載4.6 硬件測(cè)試硬件測(cè)試4.1 4.1 新建工程項(xiàng)目新建工程項(xiàng)目1.1.新建一個(gè)文件夾新建一個(gè)文件夾2.2.打開打開Quartus II軟件的

4、用戶界面軟件的用戶界面標(biāo)題欄菜單欄工具欄工程工作區(qū)資源管理窗口編輯狀態(tài)顯示窗口信息顯示窗口4.1.3 4.1.3 建立新工程建立新工程1）指定工程名稱FileNew Project Wizard單擊Nect新工程的文件夾名工程名頂層實(shí)體名注：工程名注：工程名要與頂層實(shí)要與頂層實(shí)體名相同！體名相同！單擊Next2）選擇需要加入的文件和庫(kù)如果此設(shè)計(jì)包括其他設(shè) 計(jì) 文 件 ， 可 以 在“File name”的下拉菜單中選擇文件，或者單擊“Add All”按鈕加入該目錄下的所有文件。如果需要用戶自定義的庫(kù)，則單擊“User Libraries”按鈕來(lái)選擇。3）選擇目標(biāo)期間封裝類型引腳數(shù)量速度等級(jí)系統(tǒng)

5、會(huì)自動(dòng)給所設(shè)計(jì)的文件分配一個(gè)器件用戶需制定目標(biāo)器件4）選擇第三方EDA工具5）結(jié)束設(shè)置建立的工程名稱、選擇的器件和選擇的第三方工具等信息如果無(wú) 誤 的 話 則 可 單 擊“Finish”1）選擇輸入模式）選擇輸入模式2）進(jìn)行設(shè)計(jì)輸入）進(jìn)行設(shè)計(jì)輸入3）對(duì)設(shè)計(jì)文件進(jìn)行命名并保存）對(duì)設(shè)計(jì)文件進(jìn)行命名并保存4）把剛設(shè)計(jì)的文件設(shè)為頂層文件）把剛設(shè)計(jì)的文件設(shè)為頂層文件4.2 新建原理圖新建原理圖/文本文件文本文件1 1）選擇輸入模式）選擇輸入模式FileNew或使用快捷鍵Ctrl+N，彈出AHDL文本文件流程圖和原理圖文件網(wǎng)表文件在線系統(tǒng)文件Verilog HDL文本文件VHDL文本文件2）進(jìn)行設(shè)計(jì)輸入）

6、進(jìn)行設(shè)計(jì)輸入選中后使該文件添加到剛建立的工程中去3）對(duì)設(shè)計(jì)文件進(jìn)行命名并保存）對(duì)設(shè)計(jì)文件進(jìn)行命名并保存4）把剛設(shè)計(jì)的文件設(shè)為頂層文件）把剛設(shè)計(jì)的文件設(shè)為頂層文件4.3 編譯綜合、編譯綜合、生成模塊、查看生成模塊、查看RTL圖圖生成模塊生成模塊查看查看RTL圖圖4.4 仿真測(cè)試仿真測(cè)試1）新建波形文件）新建波形文件2）設(shè)置仿真時(shí)間長(zhǎng)度）設(shè)置仿真時(shí)間長(zhǎng)度3）設(shè)置仿真網(wǎng)格）設(shè)置仿真網(wǎng)格4）查找節(jié)點(diǎn)）查找節(jié)點(diǎn)5）設(shè)置輸入信號(hào)并保存波形文件）設(shè)置輸入信號(hào)并保存波形文件6）選擇）選擇功能仿真功能仿真并輸入仿真并輸入仿真7）生成功能仿真網(wǎng)表）生成功能仿真網(wǎng)表8）執(zhí)行仿真）執(zhí)行仿真9）分析仿真波形是否正確）分析仿真波形是否正確1）新建波形文件）新建波形文件2）設(shè)置仿真時(shí)間長(zhǎng)度）設(shè)置仿真時(shí)間長(zhǎng)度3）設(shè)置仿真網(wǎng)格）設(shè)置仿真網(wǎng)格4）查找節(jié)點(diǎn)）查找節(jié)點(diǎn)5）設(shè)置輸入信號(hào)并保存波形文件）設(shè)置輸入信號(hào)并保存波形文件6）選擇）選擇功能仿真功能仿真并輸入需仿真文件并輸入需仿真文件輸入需仿真文件輸入需仿真文件7）生成功能仿真網(wǎng)表）生成功能仿真網(wǎng)表8）執(zhí)行仿真）執(zhí)行仿真9）分析仿真波形是否正確）分析仿真波形是否正確4.5 編程下載編程下載1）選擇器件）