邏輯門電路和組合邏輯電路

1、邏輯門電路邏輯門電路和組合邏輯電路和組合邏輯電路電子電路電子電路模擬信號(hào)，其大小隨時(shí)間連續(xù)變化。模擬信號(hào)，其大小隨時(shí)間連續(xù)變化。數(shù)字信號(hào)是一系列脈沖信號(hào)，數(shù)字信號(hào)是一系列脈沖信號(hào)，數(shù)字信號(hào)只有高低電平之分。數(shù)字信號(hào)只有高低電平之分。一般高電平用一般高電平用1表示，低電平用表示，低電平用0表表示，稱為正邏輯系統(tǒng)；否則稱為負(fù)示，稱為正邏輯系統(tǒng)；否則稱為負(fù)邏輯系統(tǒng)。邏輯系統(tǒng)。模擬電路模擬電路數(shù)字電路數(shù)字電路tutu模擬信號(hào)模擬信號(hào)數(shù)字信號(hào)數(shù)字信號(hào)101 基本邏輯關(guān)系和邏輯門電路基本邏輯關(guān)系和邏輯門電路 門電路是一種開關(guān)電路。當(dāng)輸入信號(hào)滿足一定條件時(shí)，才門電路是一種開關(guān)電路。當(dāng)輸入信號(hào)滿足一定條件時(shí)，

2、才有輸出信號(hào)，否則沒有輸出信號(hào)。門電路的輸出信號(hào)和輸入信有輸出信號(hào)，否則沒有輸出信號(hào)。門電路的輸出信號(hào)和輸入信號(hào)之間存在著一定的邏輯關(guān)系，所以稱為邏輯門電路。號(hào)之間存在著一定的邏輯關(guān)系，所以稱為邏輯門電路。基本邏輯關(guān)系有三種基本邏輯關(guān)系有三種與邏輯與邏輯或邏輯或邏輯非邏輯非邏輯與門與門或門或門非門非門實(shí)現(xiàn)對(duì)應(yīng)邏輯關(guān)系的電路實(shí)現(xiàn)對(duì)應(yīng)邏輯關(guān)系的電路1. 與邏輯和與門電路與邏輯和與門電路UABF開關(guān)閉合開關(guān)閉合用用1 1表示表示開關(guān)斷開開關(guān)斷開用用0 0表示表示燈亮燈亮用用1 1表示表示燈滅燈滅用用0 0表示表示ABF000010100111F與與A、B之間之間是與邏輯關(guān)系是與邏輯關(guān)系邏輯狀態(tài)表邏輯

3、狀態(tài)表真值表真值表二極管與門電路二極管與門電路FDADBAB+5VABF000010100111VAVBVF0V0V0V0V3V0V3V0V0V3V3V3V符符合合與與邏邏輯輯關(guān)關(guān)系系A(chǔ)BF&與邏輯表達(dá)式：與邏輯表達(dá)式：F=AB與邏輯符號(hào)：與邏輯符號(hào)：ABF&CABCF例：已知三輸入與門的輸入例：已知三輸入與門的輸入波形，分析其輸出波形。波形，分析其輸出波形。2. 或邏輯和或門電路或邏輯和或門電路開關(guān)閉合開關(guān)閉合用用1 1表示表示開關(guān)斷開開關(guān)斷開用用0 0表示表示燈亮燈亮用用1 1表示表示燈滅燈滅用用0 0表示表示ABF000011101111F與與A、B之間之間是或邏輯關(guān)系是

4、或邏輯關(guān)系邏輯狀態(tài)表邏輯狀態(tài)表真值表真值表UABF二極管或門電路二極管或門電路ABF000011101111VAVBVF0V0V0V0V3V3V3V0V3V3V3V3V符符合合或或邏邏輯輯關(guān)關(guān)系系FDADBABABF 1或邏輯表達(dá)式：或邏輯表達(dá)式：F=A+B或邏輯符號(hào)：或邏輯符號(hào)：ABF 1C例：已知三輸入或門的輸入例：已知三輸入或門的輸入波形，分析其輸出波形。波形，分析其輸出波形。ABCF3. 非邏輯和非門電路非邏輯和非門電路開關(guān)閉合開關(guān)閉合用用1 1表示表示開關(guān)斷開開關(guān)斷開用用0 0表示表示燈亮燈亮用用1 1表示表示燈滅燈滅用用0 0表示表示AF0110F與與A之間之間是非邏輯關(guān)系是非邏輯

5、關(guān)系邏輯狀態(tài)表邏輯狀態(tài)表真值表真值表UAF嵌位嵌位二極管二極管DRBAF+UCC+3VRCT三極管非門電路三極管非門電路AF0110UAUF0V3V3V0V符符合合非非邏邏輯輯關(guān)關(guān)系系非邏輯表達(dá)式：非邏輯表達(dá)式：非邏輯符號(hào)：非邏輯符號(hào)：AF1AF 4. 復(fù)合門電路復(fù)合門電路由三種基本門電路可以組成多種復(fù)合門電路，由三種基本門電路可以組成多種復(fù)合門電路，比如與非門電路、或非門電路等。比如與非門電路、或非門電路等。ABF&ABF 1ABF001011101110ABF001010100110F=A+BF=AB TTL門電路門電路 由單個(gè)元件構(gòu)成的門電路稱為分立元件門電路。由單個(gè)元件構(gòu)成的門

6、電路稱為分立元件門電路。 利用半導(dǎo)體集成工藝制成的門電路稱為集成門電路。利用半導(dǎo)體集成工藝制成的門電路稱為集成門電路。集成集成門電路門電路雙極性雙極性單極性單極性（MOS）晶體管晶體管晶體管邏輯電路（晶體管邏輯電路（TTL）高閥值邏輯電路（高閥值邏輯電路（HTL）NMOS電路電路PMOS電路電路互補(bǔ)互補(bǔ)MOS電路（電路（CMOS）ABF&CR3+5VFT3T4T5T2T1ABCR4R2R1R51. TTL與非門電路與非門電路輸入級(jí)輸入級(jí) 中間級(jí)中間級(jí) 輸出級(jí)輸出級(jí)R1C1E1E2E3B1多發(fā)射極晶體管多發(fā)射極晶體管R3+5VFT3T4T5T2T1ABCR4R2R1R5不足以讓不足以讓T

7、2、T5導(dǎo)通導(dǎo)通1VVA=0.3V三個(gè)三個(gè)PNPN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V1.1 當(dāng)任一輸入為低電平時(shí)，當(dāng)任一輸入為低電平時(shí)，VF=?VF=?VA=0.3VVF=5-UR2-UBE3-UBE4 3.6VR3+5VFT3T4T5T2T1ABCR4R2R1R5當(dāng)任一輸入為低電平時(shí)，當(dāng)任一輸入為低電平時(shí)，VF為高電平為高電平R3+5VFT3T4T5T2T1ABCR4R2R1R53.6V全導(dǎo)通全導(dǎo)通電位被電位被嵌在嵌在2.1V全反偏全反偏截止截止1.2 當(dāng)輸入全為高電平時(shí)，當(dāng)輸入全為高電平時(shí)，VF=?1VVF=?R3+5VFT3T4T5T2T1ABCR4R2R1R5 VF=0.3V飽和飽和3.4V當(dāng)輸

8、入全為高電平時(shí)，當(dāng)輸入全為高電平時(shí)，VF為低電平為低電平當(dāng)輸入全為高電平時(shí)，當(dāng)輸入全為高電平時(shí)，輸出為低電平。輸出為低電平。當(dāng)任一輸入為低電平時(shí)，當(dāng)任一輸入為低電平時(shí)，輸出為高電平。輸出為高電平。ABCF00010011010101111001101111011110結(jié)論：結(jié)論：F=ABC三態(tài)三態(tài)（1）高電平）高電平（2）低電平）低電平（3）高阻狀態(tài)）高阻狀態(tài)2. 三態(tài)輸出與非門電路三態(tài)輸出與非門電路ABF&EENR3+5VFT3T4T5T2R4R2R1R5T1ABED控制端控制端R3+5VFT3T4T5T2R4R2R1R5T1ABED2.1 當(dāng)控制端當(dāng)控制端E E為低電平時(shí)，為低電平

9、時(shí)，VF=?輸出處于輸出處于高阻狀態(tài)高阻狀態(tài)VE=0.3V1V1VT3、T4截止截止T2、T5截止截止2.2 當(dāng)控制端當(dāng)控制端E E為高電平時(shí)，為高電平時(shí)，VF=?R3+5VFT3T4T5T2R4R2R1R5T1ABEDVE=5V與與TTL與非門電與非門電路一樣，輸出狀路一樣，輸出狀態(tài)決定于輸入端態(tài)決定于輸入端 A、B 的狀態(tài)，的狀態(tài)，實(shí)現(xiàn)與非邏輯關(guān)實(shí)現(xiàn)與非邏輯關(guān)系。系。反反向向截截止止2.3 三態(tài)輸出與非門電路的邏輯狀態(tài)表三態(tài)輸出與非門電路的邏輯狀態(tài)表EABF0 高阻高阻10011011110111102.4 三態(tài)輸出與非門電路的應(yīng)用三態(tài)輸出與非門電路的應(yīng)用A1B1F1&E1ENA3

10、B3F3&E3ENA2B2F2&E2EN100母母 線線總總 線線 三態(tài)輸出與非門電路最重要的一個(gè)應(yīng)用是三態(tài)輸出與非門電路最重要的一個(gè)應(yīng)用是可以實(shí)現(xiàn)用一根導(dǎo)線輪流傳送幾個(gè)不同的數(shù)據(jù)?？梢詫?shí)現(xiàn)用一根導(dǎo)線輪流傳送幾個(gè)不同的數(shù)據(jù)。高阻高阻高阻高阻2.4 三態(tài)輸出與非門電路的應(yīng)用三態(tài)輸出與非門電路的應(yīng)用A1B1F1&E1ENA3B3F3&E3ENA2B2F2&E2EN010母母 線線總總 線線 三態(tài)輸出與非門電路最重要的一個(gè)應(yīng)用是三態(tài)輸出與非門電路最重要的一個(gè)應(yīng)用是可以實(shí)現(xiàn)用一根導(dǎo)線輪流傳送幾個(gè)不同的數(shù)據(jù)?？梢詫?shí)現(xiàn)用一根導(dǎo)線輪流傳送幾個(gè)不同的數(shù)據(jù)。高阻高阻高阻高

11、阻2.4 三態(tài)輸出與非門電路的應(yīng)用三態(tài)輸出與非門電路的應(yīng)用A1B1F1&E1ENA3B3F3&E3ENA2B2F2&E2EN001母母 線線總總 線線 三態(tài)輸出與非門電路最重要的一個(gè)應(yīng)用是三態(tài)輸出與非門電路最重要的一個(gè)應(yīng)用是可以實(shí)現(xiàn)用一根導(dǎo)線輪流傳送幾個(gè)不同的數(shù)據(jù)?？梢詫?shí)現(xiàn)用一根導(dǎo)線輪流傳送幾個(gè)不同的數(shù)據(jù)。高阻高阻高阻高阻 邏輯代數(shù)邏輯代數(shù) 邏輯代數(shù)又稱布爾代數(shù)，是分析邏輯電路的邏輯代數(shù)又稱布爾代數(shù)，是分析邏輯電路的數(shù)學(xué)工具。數(shù)學(xué)工具。 邏輯代數(shù)和普通代數(shù)一樣，也以字母邏輯代數(shù)和普通代數(shù)一樣，也以字母A、B、C等表示變量，但變量的取值只有等表示變量，但變量的取值只有0和

12、和1，這，這里的里的0和和1不表示數(shù)量的大小，只表示兩種相反的不表示數(shù)量的大小，只表示兩種相反的邏輯狀態(tài)。邏輯狀態(tài)。1. 基本運(yùn)算法則和定律基本運(yùn)算法則和定律AA011A1 AAAAA00 AAA1AAA0AAAA 邏輯加邏輯加邏輯乘邏輯乘邏輯非邏輯非交換律交換律ABBABAAB 結(jié)合律結(jié)合律CBACBACBA)()()()(BCACABABC分配律分配律ACABCBA)()(CABABCABCABCCBABCCBAABCBAACAACABA)(1 )()(ABAA )(ABBAA )(AABABABAAABAABABABA)(吸收律吸收律ABAABAABAA1 )(證明證明BABAAABAA

13、)(證明證明反演律反演律（摩根定律）（摩根定律）BAABBABA00010111011100011100101001010011BAABBA BAABAB2. 邏輯函數(shù)的表示邏輯函數(shù)的表示 邏輯函數(shù)用來(lái)描述邏輯電路輸出與輸入之邏輯函數(shù)用來(lái)描述邏輯電路輸出與輸入之間的邏輯關(guān)系，可用四種方法表示。間的邏輯關(guān)系，可用四種方法表示。邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表）邏輯表達(dá)式邏輯表達(dá)式卡諾圖卡諾圖邏輯電路圖邏輯電路圖邏輯函數(shù)的描述邏輯函數(shù)的描述2.1 邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表） 將輸入、輸出的所有狀將輸入、輸出的所有狀態(tài)一一對(duì)應(yīng)地列出。態(tài)一一對(duì)應(yīng)地列出。n個(gè)輸入變量個(gè)輸入變量2n個(gè)

14、狀態(tài)組合個(gè)狀態(tài)組合ABCF00000010010001111000101111011111例如：例如：設(shè)計(jì)一個(gè)三人表決電路，當(dāng)多數(shù)設(shè)計(jì)一個(gè)三人表決電路，當(dāng)多數(shù)人贊同，表決結(jié)果有效。人贊同，表決結(jié)果有效。2.2 邏輯表達(dá)式邏輯表達(dá)式ABCF00000010010001111000101111011111例如：例如：由三人表決電路的邏輯狀態(tài)表，由三人表決電路的邏輯狀態(tài)表，可列出對(duì)應(yīng)的邏輯表達(dá)式可列出對(duì)應(yīng)的邏輯表達(dá)式ABCCABCBABCAF若取若取F=1列列若取若取F=0列列CBACBACBACBAF反之反之由邏輯表達(dá)式由邏輯表達(dá)式也可列出對(duì)應(yīng)也可列出對(duì)應(yīng)的邏輯狀態(tài)表的邏輯狀態(tài)表邏輯最小項(xiàng)和邏輯相

15、鄰的定義邏輯最小項(xiàng)和邏輯相鄰的定義ABCCABCBABCAF這里的各項(xiàng)都是邏輯最小項(xiàng)，因?yàn)榘诉@里的各項(xiàng)都是邏輯最小項(xiàng)，因?yàn)榘怂休斎胱兞康脑兞炕蚍醋兞?。所有輸入變量的原變量或反變量。這兩項(xiàng)是邏輯相鄰，這兩項(xiàng)是邏輯相鄰，因?yàn)槎咧挥幸粋€(gè)變量因?yàn)槎咧挥幸粋€(gè)變量A以原、反變量相區(qū)別。以原、反變量相區(qū)別。BCABCBCA邏輯相鄰的項(xiàng)可以邏輯相鄰的項(xiàng)可以合并，消去一個(gè)因子。合并，消去一個(gè)因子。不是不是邏輯最小項(xiàng)邏輯最小項(xiàng)2.3 卡諾圖卡諾圖AB0101BABABAAB將將n n個(gè)輸入變量的全部最小項(xiàng)用小方塊陣列圖表示。個(gè)輸入變量的全部最小項(xiàng)用小方塊陣列圖表示。兩變量卡諾圖兩變量卡諾圖0110

16、AB0101BABAF例：01A00011011BCCBACBABCACBACBACBAABCCAB01A00011110BC相鄰最小項(xiàng)相鄰最小項(xiàng)非相鄰最小項(xiàng)非相鄰最小項(xiàng) 三變量三變量卡諾圖卡諾圖 CBACBACBABCACBACBACABABCCBACBABCACBACBACBAABCCAB01A00011110BC三變量三變量卡諾圖卡諾圖ABCF0000001001000111100010111101111101A00011110BC11100100四變量四變量卡諾圖卡諾圖1011981415131267542310CD000111100001AB1110有一項(xiàng)不同，有一項(xiàng)不同，兩行的對(duì)應(yīng)

17、項(xiàng)兩行的對(duì)應(yīng)項(xiàng)屬相鄰項(xiàng)。屬相鄰項(xiàng)。卡諾圖中相鄰的概念：卡諾圖中相鄰的概念：(1)不僅任意上下兩行是相鄰的，且最上行和最下行也是相鄰的。不僅任意上下兩行是相鄰的，且最上行和最下行也是相鄰的。(2)不僅任意左右兩列是相鄰的，且最左列和最右列也是相鄰的。不僅任意左右兩列是相鄰的，且最左列和最右列也是相鄰的。(3)四個(gè)角的單元也是相鄰的。四個(gè)角的單元也是相鄰的。有一項(xiàng)不同，有一項(xiàng)不同，兩列的對(duì)應(yīng)項(xiàng)屬相鄰項(xiàng)。兩列的對(duì)應(yīng)項(xiàng)屬相鄰項(xiàng)。CD1011981415131267542310000111100001AB1110四變量四變量卡諾圖卡諾圖DCBACDBADCBADCBACDBADCBAF111110000

18、00000012.4 邏輯電路圖邏輯電路圖ABCCABCBABCAF按邏輯表按邏輯表達(dá)式用對(duì)達(dá)式用對(duì)應(yīng)的邏輯應(yīng)的邏輯門符號(hào)連門符號(hào)連接起來(lái)的接起來(lái)的電路圖。電路圖。由于邏輯式不是唯一的，所以邏輯圖也不是唯一的。由于邏輯式不是唯一的，所以邏輯圖也不是唯一的。111& 1FAABBCCABC3. 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn) 邏輯函數(shù)的邏輯表達(dá)式可以有多種形式，只有邏輯函數(shù)的邏輯表達(dá)式可以有多種形式，只有化簡(jiǎn)為最簡(jiǎn)形式，才能得到最簡(jiǎn)單的邏輯電路?；?jiǎn)為最簡(jiǎn)形式，才能得到最簡(jiǎn)單的邏輯電路。3.1 公式化簡(jiǎn)法公式化簡(jiǎn)法BCDABAACF)1 (CDBAACBAACEDCCDEAAF)(ECDC

19、DEAECDCDA)(EABABAA還原律還原律反演律反演律CBBCBAABCBBCBAABCBAABCCCBAAB)()(CBBCAABCCBACBAABBCACBCBAABCBCAAB)(CBBCBAABF配項(xiàng)配項(xiàng)合并合并吸收律吸收律CBBBCAAB)(并項(xiàng)并項(xiàng)難！3.2 卡諾圖化簡(jiǎn)法卡諾圖化簡(jiǎn)法01A00011110BC11100100BCBCAABC01A00011110BC11100100BCACABBCAABCBCACABF卡諾圖化簡(jiǎn)法的化簡(jiǎn)原則卡諾圖化簡(jiǎn)法的化簡(jiǎn)原則（1）將卡諾圖中）將卡諾圖中2n（n=1，2，3）個(gè)相鄰為）個(gè)相鄰為1的單元圈起來(lái)，形成矩形集合（邊緣相鄰、四角相的

20、單元圈起來(lái)，形成矩形集合（邊緣相鄰、四角相鄰不要遺漏）。鄰不要遺漏）。（2）集合的單元數(shù)應(yīng)盡可能多，即集合要盡量大，）集合的單元數(shù)應(yīng)盡可能多，即集合要盡量大，越大可以消去的變量數(shù)越多。越大可以消去的變量數(shù)越多。（3）集合的數(shù)目應(yīng)盡量少，必要時(shí)可以重復(fù)使用某）集合的數(shù)目應(yīng)盡量少，必要時(shí)可以重復(fù)使用某些單元，集合的數(shù)目越少化簡(jiǎn)后的函數(shù)項(xiàng)就越少。些單元，集合的數(shù)目越少化簡(jiǎn)后的函數(shù)項(xiàng)就越少。（4）當(dāng)所有為）當(dāng)所有為1的單元都被圈過(guò)后，化簡(jiǎn)過(guò)程完成。的單元都被圈過(guò)后，化簡(jiǎn)過(guò)程完成?；?jiǎn)結(jié)果為各個(gè)集合項(xiàng)的邏輯和。化簡(jiǎn)結(jié)果為各個(gè)集合項(xiàng)的邏輯和。CD1101110111101101000111100001AB

21、1110BDACDBDABDADBDACF例例例：用卡諾圖將下式化為最簡(jiǎn)與或式。例：用卡諾圖將下式化為最簡(jiǎn)與或式。CABDDCADCBAF1111111111110000DCBA001DCA111 ABD1CCDBCD000111100001AB1110ABABDBCF例例01A00011110BC0 10011無(wú)所謂狀態(tài)無(wú)所謂狀態(tài)01A00011110BC00110011BBF 組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路的分析和設(shè)計(jì) 把門電路按一定規(guī)律加以組合，可以組成具有把門電路按一定規(guī)律加以組合，可以組成具有各種邏輯功能的邏輯電路。各種邏輯功能的邏輯電路。邏輯電路邏輯電路組合邏輯電路組合邏輯電

22、路時(shí)序邏輯電路時(shí)序邏輯電路任何時(shí)刻，輸出狀態(tài)僅決定于同任何時(shí)刻，輸出狀態(tài)僅決定于同一時(shí)刻各輸入狀態(tài)的組合，而與一時(shí)刻各輸入狀態(tài)的組合，而與先前的狀態(tài)無(wú)關(guān)。先前的狀態(tài)無(wú)關(guān)。任何時(shí)刻，輸出狀態(tài)不僅決定于任何時(shí)刻，輸出狀態(tài)不僅決定于同一時(shí)刻各輸入狀態(tài)的組合，還同一時(shí)刻各輸入狀態(tài)的組合，還與先前的狀態(tài)有關(guān)。與先前的狀態(tài)有關(guān)。分析設(shè)計(jì)工具分析設(shè)計(jì)工具邏輯代數(shù)邏輯代數(shù)1 組合邏輯電路的分析組合邏輯電路的分析 組合邏輯電路的分析是已知組合邏輯電路，分組合邏輯電路的分析是已知組合邏輯電路，分析其邏輯功能。析其邏輯功能。（1）根據(jù)邏輯電路圖，寫邏輯表達(dá)式；）根據(jù)邏輯電路圖，寫邏輯表達(dá)式；（2）將邏輯表達(dá)式化簡(jiǎn)；

23、）將邏輯表達(dá)式化簡(jiǎn)；（3）根據(jù)邏輯表達(dá)式，列邏輯狀態(tài)表；）根據(jù)邏輯表達(dá)式，列邏輯狀態(tài)表；（4）根據(jù)邏輯狀態(tài)表，分析邏輯功能。）根據(jù)邏輯狀態(tài)表，分析邏輯功能。分析步驟：分析步驟：例：分析已知邏輯例：分析已知邏輯電路的邏輯功能。電路的邏輯功能。（1）根據(jù)邏輯電路圖，寫邏輯表達(dá)式并化簡(jiǎn)根據(jù)邏輯電路圖，寫邏輯表達(dá)式并化簡(jiǎn)&AB&F&XYZYZF ABBABA)()(BABBAABBABBAAAABBA ABBABAABBABABXAX&AB&F&XYZ（2）根據(jù)邏輯表達(dá)式，根據(jù)邏輯表達(dá)式， 列邏輯狀態(tài)表列邏輯狀態(tài)表ABBAF011000100100F10

24、101100BABAABAF=1BF=A B 異或門異或門例：分析已知邏輯電路例：分析已知邏輯電路 的邏輯功能。的邏輯功能。（1）寫邏輯表達(dá)式并化簡(jiǎn)寫邏輯表達(dá)式并化簡(jiǎn)&Y1X1F&ABBAABBAABXYF BAAB（2）列邏輯狀態(tài)表列邏輯狀態(tài)表100100011000F10101100BAABBAAF=1BBAF同或門同或門2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 組合邏輯電路的設(shè)計(jì)是已知邏輯要求，確定邏組合邏輯電路的設(shè)計(jì)是已知邏輯要求，確定邏輯電路。輯電路。（1）根據(jù)邏輯要求，列邏輯狀態(tài)表；）根據(jù)邏輯要求，列邏輯狀態(tài)表；（2）由邏輯狀態(tài)表寫邏輯表達(dá)式或畫卡諾圖并化簡(jiǎn)；）由邏

25、輯狀態(tài)表寫邏輯表達(dá)式或畫卡諾圖并化簡(jiǎn)；（3）由化簡(jiǎn)后的邏輯表達(dá)式，畫邏輯電路圖。）由化簡(jiǎn)后的邏輯表達(dá)式，畫邏輯電路圖。設(shè)計(jì)步驟：設(shè)計(jì)步驟： 例：設(shè)計(jì)一個(gè)優(yōu)先權(quán)控制器。設(shè)對(duì)三個(gè)部門進(jìn)行服務(wù)的優(yōu)先權(quán)例：設(shè)計(jì)一個(gè)優(yōu)先權(quán)控制器。設(shè)對(duì)三個(gè)部門進(jìn)行服務(wù)的優(yōu)先權(quán)由高到低按由高到低按A、B、C排列，部門提出服務(wù)請(qǐng)求用高電平排列，部門提出服務(wù)請(qǐng)求用高電平1表示。能表示。能否服務(wù)控制器分別用否服務(wù)控制器分別用FA、 FB、 FC出現(xiàn)高電平出現(xiàn)高電平1和低電平和低電平0表示。表示。（1）根據(jù)邏輯要求，）根據(jù)邏輯要求， 列邏輯狀態(tài)表列邏輯狀態(tài)表AB CFAFBFC000000001001010010011010100

26、100101100110100111100（2）由邏輯狀態(tài)表）由邏輯狀態(tài)表 寫邏輯表達(dá)式并化簡(jiǎn)寫邏輯表達(dá)式并化簡(jiǎn)AFABABCACBAFBCBAFC&ABFA&CFCFB（3）由邏輯表達(dá)式）由邏輯表達(dá)式, 畫邏輯電路圖畫邏輯電路圖 組合邏輯部件組合邏輯部件1. 加法器加法器1 0 1 1+ 0 1 1 11 0 0 1 0兩個(gè)二進(jìn)制數(shù)相加的特點(diǎn)：兩個(gè)二進(jìn)制數(shù)相加的特點(diǎn)：（1）最低位是兩個(gè)數(shù)相加，不）最低位是兩個(gè)數(shù)相加，不需考慮進(jìn)位，稱為半加。需考慮進(jìn)位，稱為半加。（2）其余各位都是三個(gè)數(shù)相加，）其余各位都是三個(gè)數(shù)相加，包括被加數(shù)、加數(shù)、低位向本位包括被加數(shù)、加數(shù)、低位向本位的進(jìn)

27、位數(shù)，稱為全加。的進(jìn)位數(shù)，稱為全加。（3）任何位相加的結(jié)果都產(chǎn)生）任何位相加的結(jié)果都產(chǎn)生兩個(gè)輸出，一個(gè)是本位和，另一兩個(gè)輸出，一個(gè)是本位和，另一個(gè)是向高位的進(jìn)位。個(gè)是向高位的進(jìn)位。1.1 半加器半加器（1）邏輯狀態(tài)表）邏輯狀態(tài)表A被加數(shù)被加數(shù)B加數(shù)加數(shù)C進(jìn)位數(shù)進(jìn)位數(shù)S本位和本位和0000010110011110（2）邏輯表達(dá)式）邏輯表達(dá)式BABABASABC（3）邏輯電路圖）邏輯電路圖=1 ABSCCOABSC1.2 全加器全加器（1）邏輯狀態(tài)表）邏輯狀態(tài)表An被加數(shù)被加數(shù)Bn加數(shù)加數(shù)C n-1低位進(jìn)位數(shù)低位進(jìn)位數(shù)Cn本位進(jìn)位數(shù)本位進(jìn)位數(shù)Sn本位和本位和00000001010100101110

28、10001101101101011111（2）邏輯表達(dá)式）邏輯表達(dá)式1111nnnnnnnnnnnnnCBACBACBACBAS11)()(nnnnnnnnnnCBABACBABA11)()(nnnnnnCBACBAnnnnnnBABABASnnnnnnBABABAS11nnnCSCSS半加器半加器1111nnnnnnnnnnnnnCBACBACBACBAC111)()(nnnnnnnnnCBABACCBA1)(nnnnnCBABA1nnnSCBA11nnnCSCSS1nnnnSCBACCOCOAnBnSCn-1 1AnBnSCn-1SnCn（3）邏輯電路圖）邏輯電路圖COCIAnBnCn-1

29、SnCn2. 編碼器編碼器將一組信號(hào)用二進(jìn)制數(shù)表示，即編碼。將一組信號(hào)用二進(jìn)制數(shù)表示，即編碼。實(shí)現(xiàn)編碼的電路稱編碼器。實(shí)現(xiàn)編碼的電路稱編碼器。若一組信號(hào)有八個(gè)若一組信號(hào)有八個(gè)000001010011100101110111若一組信號(hào)有兩個(gè)若一組信號(hào)有兩個(gè)01若一組信號(hào)有四個(gè)若一組信號(hào)有四個(gè)00011011三位二進(jìn)制數(shù)三位二進(jìn)制數(shù)有有23=8個(gè)個(gè)四位二進(jìn)制數(shù)四位二進(jìn)制數(shù)有有24=16個(gè)個(gè)輸入信號(hào)有十個(gè)輸入信號(hào)有十個(gè)任選十個(gè)四位二進(jìn)任選十個(gè)四位二進(jìn)制數(shù)即可。制數(shù)即可。若選取前十個(gè)，若選取前十個(gè)，稱稱8421編碼。編碼。（1）確定二進(jìn)制代碼的位數(shù)）確定二進(jìn)制代碼的位數(shù)例：將十進(jìn)制的十個(gè)數(shù)碼用二進(jìn)制數(shù)

30、表示例：將十進(jìn)制的十個(gè)數(shù)碼用二進(jìn)制數(shù)表示 （稱二（稱二十進(jìn)制編碼器）十進(jìn)制編碼器）Y90000000001Y80000000010Y70000000100Y60000001000Y50000010000Y40000100000Y30001000000Y20010000000Y10100000000Y01000000000D0000000011C0000111100B0011001100A01010101010123456789輸入輸入輸出輸出十進(jìn)制十進(jìn)制數(shù)按鍵數(shù)按鍵（2）列邏輯狀態(tài)表）列邏輯狀態(tài)表9898YYYYD76547654YYYYYYYYC76327632YYYYYYYYB975319

31、7531YYYYYYYYYYA（3）寫邏輯表達(dá)式）寫邏輯表達(dá)式&1111111111Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9+5VR 10DCBA（4）畫邏輯電路圖）畫邏輯電路圖 該電路的缺點(diǎn)：當(dāng)兩個(gè)或多個(gè)鍵同時(shí)按下時(shí)，輸出將出現(xiàn)混亂。為解決這一問(wèn)題，可采用優(yōu)先權(quán)編碼器，這種該電路的缺點(diǎn)：當(dāng)兩個(gè)或多個(gè)鍵同時(shí)按下時(shí)，輸出將出現(xiàn)混亂。為解決這一問(wèn)題，可采用優(yōu)先權(quán)編碼器，這種編碼器允許幾個(gè)信號(hào)同時(shí)輸入，但電路只對(duì)其中優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼輸出。編碼器允許幾個(gè)信號(hào)同時(shí)輸入，但電路只對(duì)其中優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼輸出。3. 譯碼器譯碼器 譯碼是編碼的逆過(guò)程。如將十進(jìn)制的十個(gè)數(shù)碼用二

32、進(jìn)譯碼是編碼的逆過(guò)程。如將十進(jìn)制的十個(gè)數(shù)碼用二進(jìn)制數(shù)表示為編碼，反之則為譯碼。制數(shù)表示為編碼，反之則為譯碼。 實(shí)現(xiàn)譯碼的電路稱譯碼器。實(shí)現(xiàn)譯碼的電路稱譯碼器。譯碼器譯碼器線譯碼器線譯碼器顯示譯碼器顯示譯碼器3.1 線譯碼器線譯碼器例：設(shè)計(jì)一個(gè)例：設(shè)計(jì)一個(gè)2/4線譯碼器（線譯碼器（ 2/4線譯碼器即輸入為線譯碼器即輸入為2位二進(jìn)制代碼，位二進(jìn)制代碼，輸出為輸出為4個(gè)信號(hào)。對(duì)輸出要求：對(duì)應(yīng)于輸入的每組代碼，四個(gè)輸出信號(hào)只有一個(gè)個(gè)信號(hào)。對(duì)輸出要求：對(duì)應(yīng)于輸入的每組代碼，四個(gè)輸出信號(hào)只有一個(gè)為高電平為高電平1，其余都為低電平，其余都為低電平0）（1）列邏輯狀態(tài)表）列邏輯狀態(tài)表00001S0011 B0

33、101 A00010Y300100Y201000Y110000Y0輸入輸入輸出輸出（2）寫邏輯表達(dá)式）寫邏輯表達(dá)式BAY 0BAY 1BAY 2ABY 3（3）畫邏輯電路圖）畫邏輯電路圖111SAB&Y3Y2Y1Y0BAY 0BAY 1BAY 2ABY 3為控制端為控制端S時(shí)1S四個(gè)與門均被封鎖四個(gè)與門均被封鎖時(shí)0S譯碼器正常工作譯碼器正常工作 在計(jì)算機(jī)、數(shù)字儀器儀表、數(shù)字鐘等數(shù)字系統(tǒng)中，常在計(jì)算機(jī)、數(shù)字儀器儀表、數(shù)字鐘等數(shù)字系統(tǒng)中，常常需要將數(shù)據(jù)以十進(jìn)制形式顯示出來(lái)，這時(shí)就需要顯示譯常需要將數(shù)據(jù)以十進(jìn)制形式顯示出來(lái)，這時(shí)就需要顯示譯碼器。碼器。顯示器件顯示器件半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管

34、液晶數(shù)碼管液晶數(shù)碼管熒光數(shù)碼管熒光數(shù)碼管共陰極共陰極共陽(yáng)極共陽(yáng)極3.2 顯示譯碼器顯示譯碼器agbcdfe半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管用用7個(gè)發(fā)光二極管組成個(gè)發(fā)光二極管組成所以又稱所以又稱7段數(shù)碼管段數(shù)碼管abcdefgabcdefg+5V共陰極接法共陰極接法（當(dāng)某段為高電平時(shí)該段亮）（當(dāng)某段為高電平時(shí)該段亮）共陽(yáng)極接法共陽(yáng)極接法（當(dāng)某段為低電平時(shí)該段亮）（當(dāng)某段為低電平時(shí)該段亮）7段顯示譯碼器段顯示譯碼器7段顯示段顯示譯碼器譯碼器半導(dǎo)體半導(dǎo)體數(shù)碼管數(shù)碼管二二十十進(jìn)制代碼進(jìn)制代碼 7段顯示譯碼器可以將段顯示譯碼器可以將8421編碼方式所編制的二編碼方式所編制的二十進(jìn)制代碼十進(jìn)制代碼譯成對(duì)應(yīng)的信號(hào)，

35、驅(qū)動(dòng)數(shù)碼管，顯示對(duì)應(yīng)的十進(jìn)制數(shù)碼。譯成對(duì)應(yīng)的信號(hào)，驅(qū)動(dòng)數(shù)碼管，顯示對(duì)應(yīng)的十進(jìn)制數(shù)碼。000000011001019半導(dǎo)體數(shù)碼管采用共陰極接法時(shí)，半導(dǎo)體數(shù)碼管采用共陰極接法時(shí)，7段顯示譯碼器的邏輯狀態(tài)表。段顯示譯碼器的邏輯狀態(tài)表。0 0 0 00 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0123456789D C B A a b c d e f g輸輸 入入輸輸 出出