第六章計數(shù)器和寄存器

1、1. 移位寄存器移位寄存器四、觸發(fā)器的應(yīng)用四、觸發(fā)器的應(yīng)用應(yīng)用：應(yīng)用： 四個四個D觸發(fā)器的時鐘觸發(fā)器的時鐘接在一起，作為移位脈沖。接在一起，作為移位脈沖。 置置0 0端連在一起作為清零端，端連在一起作為清零端，加入一個負脈沖，各觸發(fā)器的加入一個負脈沖，各觸發(fā)器的狀態(tài)全為狀態(tài)全為0。 置置1 1端接端接在一起，接高在一起，接高電平。電平。數(shù)碼數(shù)碼1數(shù)碼數(shù)碼1數(shù)碼數(shù)碼2數(shù)碼數(shù)碼1數(shù)碼數(shù)碼3數(shù)碼數(shù)碼2數(shù)碼數(shù)碼1數(shù)碼數(shù)碼4數(shù)碼數(shù)碼3數(shù)碼數(shù)碼26.4 計數(shù)器計數(shù)器 作用作用: 累計輸入的脈沖個數(shù)。累計輸入的脈沖個數(shù)。也可用于分頻、定時、產(chǎn)生節(jié)拍也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖等。脈沖等?；窘Y(jié)構(gòu)基本結(jié)構(gòu)

2、: 由觸發(fā)器和門電路組合而成。由觸發(fā)器和門電路組合而成。分類分類: 按數(shù)值增減趨勢（遞增按數(shù)值增減趨勢（遞增/減減/可逆可逆）,計數(shù)進制（計數(shù)進制（二進制計二進制計數(shù)器數(shù)器/M/M進制計數(shù)器）進制計數(shù)器），時鐘脈沖輸入方式時鐘脈沖輸入方式 (同同/異步異步)等分等分類。類。基本要求：基本要求： 掌握各類計數(shù)器分析方法及集成計數(shù)器的應(yīng)用。掌握各類計數(shù)器分析方法及集成計數(shù)器的應(yīng)用。 計數(shù)器計數(shù)器 CPi+1與與Qi相連，相連，Qi+1在在Qi下降沿翻轉(zhuǎn)。下降沿翻轉(zhuǎn)。四、觸發(fā)器的應(yīng)用四、觸發(fā)器的應(yīng)用 D與與Q連接，因連接，因此此Q在在CP上升沿翻上升沿翻轉(zhuǎn)。轉(zhuǎn)。 由由D觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成的四位二進

3、制計數(shù)的四位二進制計數(shù)器器 一一 . 二進制計數(shù)器二進制計數(shù)器1.異步二進制計數(shù)器異步二進制計數(shù)器加法計數(shù)規(guī)律加法計數(shù)規(guī)律 計數(shù)之前輸出全為計數(shù)之前輸出全為0； 最低位觸發(fā)器在每來一個最低位觸發(fā)器在每來一個CP翻轉(zhuǎn)一翻轉(zhuǎn)一次；次； 低位觸發(fā)器由低位觸發(fā)器由10時時,相鄰高位觸發(fā)相鄰高位觸發(fā)器狀態(tài)發(fā)生變化。器狀態(tài)發(fā)生變化。 總的律總的律:當(dāng)本位觸發(fā)器的輸出狀態(tài)下當(dāng)本位觸發(fā)器的輸出狀態(tài)下跳時跳時(1 0),相鄰位觸發(fā)器發(fā)生翻轉(zhuǎn)。相鄰位觸發(fā)器發(fā)生翻轉(zhuǎn)。CPQ2n Q1n Q0n000010012010301141005101611071118000邏輯電路邏輯電路狀 態(tài) 圖狀 態(tài) 圖注意注意: :考

4、慮各觸發(fā)器的傳輸延遲時間時，如圖中虛線波形，對考慮各觸發(fā)器的傳輸延遲時間時，如圖中虛線波形，對n位的二進制異步計數(shù)器來說，當(dāng)位的二進制異步計數(shù)器來說，當(dāng)n個觸發(fā)器都翻轉(zhuǎn)穩(wěn)定需要個觸發(fā)器都翻轉(zhuǎn)穩(wěn)定需要經(jīng)歷的最長時間是經(jīng)歷的最長時間是ntpd，因此計數(shù)脈沖的最小周期，因此計數(shù)脈沖的最小周期T=ntpd。 000000 001001 010010 011011 100 101 110 111100 101 110 111二 分 頻二 分 頻四 分 頻四 分 頻八 分 頻八 分 頻波形波形圖圖2同步二進制計數(shù)器同步二進制計數(shù)器 同步計數(shù)器的特點是，當(dāng)時鐘脈沖到來時，各觸發(fā)器同同步計數(shù)器的特點是，當(dāng)時鐘

5、脈沖到來時，各觸發(fā)器同時翻轉(zhuǎn)。時翻轉(zhuǎn)。 加法計數(shù)器的加法計數(shù)器的另一規(guī)律：另一規(guī)律：最低位最低位Q0每來一個鐘脈沖翻轉(zhuǎn)每來一個鐘脈沖翻轉(zhuǎn)一次，而其它位在所有低位為一次，而其它位在所有低位為1時，再來一個時鐘脈沖翻時，再來一個時鐘脈沖翻轉(zhuǎn)一次。由此可推出由轉(zhuǎn)一次。由此可推出由JKJK觸發(fā)器組成計數(shù)器電路的驅(qū)動觸發(fā)器組成計數(shù)器電路的驅(qū)動方程：方程： J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 邏輯電路邏輯電路 考慮觸發(fā)器的傳輸延遲時間考慮觸發(fā)器的傳輸延遲時間tpd，如圖中虛線波形如圖中虛線波形。由波形。由波形圖可知，在同步計數(shù)器中，所有觸發(fā)器的翻轉(zhuǎn)都比計數(shù)脈圖可知，在同步

6、計數(shù)器中，所有觸發(fā)器的翻轉(zhuǎn)都比計數(shù)脈沖沖CP的作用時間滯后一個的作用時間滯后一個tpd，因此其工作速度一般要比異，因此其工作速度一般要比異步計數(shù)器高。步計數(shù)器高。 若構(gòu)成若構(gòu)成3位二進制同步減法計數(shù)器，位二進制同步減法計數(shù)器，驅(qū)動方程如何？驅(qū)動方程如何？ J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 波 形 圖波 形 圖tpd3. 任意進制計數(shù)器任意進制計數(shù)器 由計數(shù)器的工作原理可知，其狀態(tài)圖都存在主循環(huán)回路，由計數(shù)器的工作原理可知，其狀態(tài)圖都存在主循環(huán)回路，內(nèi)內(nèi)含的狀態(tài)個數(shù)稱為模含的狀態(tài)個數(shù)稱為模。如果循環(huán)回路中有。如果循環(huán)回路中有M個狀態(tài)，這樣的時個狀態(tài)，這樣的時序

7、電路稱為模序電路稱為模M計數(shù)器，或稱為計數(shù)器，或稱為M進制計數(shù)器。例如上面討論進制計數(shù)器。例如上面討論的三位二進制計數(shù)器，有的三位二進制計數(shù)器，有8個狀態(tài)循環(huán)，因而又可稱為模個狀態(tài)循環(huán)，因而又可稱為模8計數(shù)計數(shù)器，或器，或8進制計數(shù)器。進制計數(shù)器。對于對于n位的二進制計數(shù)器，需要位的二進制計數(shù)器，需要n個觸發(fā)器組成，共有個觸發(fā)器組成，共有2n=M 個個計數(shù)狀態(tài)。計數(shù)狀態(tài)。對于非二進制計數(shù)器來說，當(dāng)有效狀態(tài)數(shù)對于非二進制計數(shù)器來說，當(dāng)有效狀態(tài)數(shù)N和所用觸發(fā)器的位和所用觸發(fā)器的位數(shù)數(shù)n之間存在之間存在N16，且且256=1616，所以要用兩片，所以要用兩片74161組成。組成。 計數(shù)器輸出計數(shù)器輸

8、出 2QD2QC2QB2QA1QD1QC1QB1QA例例4：分析圖示電路，指出是幾進制計數(shù)器。：分析圖示電路，指出是幾進制計數(shù)器。 解：解：1 1）兩個芯片都有置數(shù)功能，當(dāng)芯片）兩個芯片都有置數(shù)功能，當(dāng)芯片(2)(2)產(chǎn)生進位信號時，產(chǎn)生進位信號時，芯片芯片(1)(1)置數(shù)為置數(shù)為00100010，芯片，芯片(2)(2)置數(shù)為置數(shù)為0101 0101 ( (共共1個個CP) ) 。2）接著，）接著，芯片芯片(1)(1)從從00110011計數(shù)至計數(shù)至1111 1111 ( (共共13個個CP) ) ，并通過，并通過進位輸出進位輸出RCORCO向芯片向芯片(2)(2)發(fā)出發(fā)出1 1次計數(shù)信號。次

9、計數(shù)信號。3 3）此后此后芯片芯片(1)(1)從從00000000計數(shù)至計數(shù)至1111 1111 ( (共共16個個CP) ) ，每當(dāng)芯片，每當(dāng)芯片(1)(1)計數(shù)至計數(shù)至11111111時，向芯片時，向芯片(2)(2)發(fā)出發(fā)出1 1次計數(shù)信號。次計數(shù)信號。4 4）芯片）芯片(2)(2)接受芯片接受芯片(1)(1)的計數(shù)信號，從的計數(shù)信號，從01100110計數(shù)至計數(shù)至1111 1111 ( (共共10個個CP) ) ，當(dāng)芯片，當(dāng)芯片(2)(2)產(chǎn)生進位信號時，電路重復(fù)產(chǎn)生進位信號時，電路重復(fù)1-41-4過程。過程。電路為電路為174進進制計數(shù)器制計數(shù)器2. 74LS90計數(shù)器：二計數(shù)器：二五

10、五十進制計數(shù)器十進制計數(shù)器功能表功能表 時鐘時鐘清零輸入清零輸入置置9輸入輸入輸出輸出CPACPBR0(1)R0(2)S9(1)S9(2)QDQBQCQA1100000110000001110010111001CP0CP0CPQ0有有0有有0二進制計數(shù)，二進制計數(shù)，Q QA A輸出輸出五進制計數(shù)，五進制計數(shù)，Q QD DQ QC CQ QB B輸出輸出十進制計數(shù)，十進制計數(shù)，Q QD DQ QC CQ QB BQ QA A輸出輸出工作方式：工作方式： (1) 異步清零異步清零 只要只要R0(1)= R0(2)=1，S9(1)S9(2)=0，輸出，輸出QDQCQBQA =0000，不，不受受CP

11、控制?？刂?。(2) 異步置異步置9 只要只要S9(1)= S9(2) =1，R0(1)R0(2)=0，輸出，輸出QDQCQBQA =1001，不受不受CP控制?？刂?。(3) 計數(shù)計數(shù) 在在S9(1)S9(2)=0和和R0(1)R0(2)=0同時滿足的前提下，在同時滿足的前提下，在CP負跳負跳沿作用下實現(xiàn)加計數(shù)。沿作用下實現(xiàn)加計數(shù)。 若在若在CPA端輸入端輸入CP，則輸出，則輸出QA實現(xiàn)二進制計數(shù)；實現(xiàn)二進制計數(shù)； 若在若在CPB端輸入端輸入CP，則輸出，則輸出QDQCQB實現(xiàn)異步五進制計數(shù)；實現(xiàn)異步五進制計數(shù)； 若在若在CPA端輸入計數(shù)脈沖端輸入計數(shù)脈沖CP，同時將，同時將CPB端與端與QA相

12、接，則相接，則輸出輸出QDQCQBQA實現(xiàn)異步實現(xiàn)異步8421碼十進制計數(shù)。碼十進制計數(shù)。(4) 利用清零和置利用清零和置9功能可以構(gòu)成其他進制的計數(shù)器功能可以構(gòu)成其他進制的計數(shù)器例例4 用用74LS90組成六進制計數(shù)器。組成六進制計數(shù)器。 解：由于題意要求解：由于題意要求是六進制計數(shù)器，是六進制計數(shù)器，因而先將因而先將74LS90連連接成十計數(shù)器，再接成十計數(shù)器，再利用異步清零功能利用異步清零功能去掉去掉4個計數(shù)狀態(tài)，個計數(shù)狀態(tài)，即可實現(xiàn)六進制計即可實現(xiàn)六進制計數(shù)。數(shù)。10001000Q3Q2Q1Q00001000100100010011101110000000001010101011001

13、10例例5 用用74LS90組成六十進制計數(shù)器。組成六十進制計數(shù)器。 解：由于解：由于74LS90最大的最大的M=10，而實際要求，而實際要求N=60M，所，所以要用以要用2片片74LS90。一片接成十進制（個位），輸出為。一片接成十進制（個位），輸出為QDQCQBQA，另一片接成六進制（十位），輸出為，另一片接成六進制（十位），輸出為QCQBQA。數(shù)字電子秒表計數(shù)、譯碼及顯示電路數(shù)字電子秒表計數(shù)、譯碼及顯示電路 74LS9074LS90744874486.5 寄存器寄存器 寄存器是另一類特殊的時序電路，廣泛地應(yīng)用于數(shù)字計寄存器是另一類特殊的時序電路，廣泛地應(yīng)用于數(shù)字計算機和數(shù)字系統(tǒng)中。算機和

14、數(shù)字系統(tǒng)中。 作用作用: 暫存信息和移位操作暫存信息和移位操作 ?；窘Y(jié)構(gòu)基本結(jié)構(gòu): 由觸發(fā)器和門電路組合而成，由觸發(fā)器和門電路組合而成，n位二進制代碼的寄存器位二進制代碼的寄存器就需要用就需要用n個觸發(fā)器組成。個觸發(fā)器組成。 數(shù)據(jù)傳輸方式數(shù)據(jù)傳輸方式: 并行輸入、串行輸入、并行輸出、串行輸出。并行輸入、串行輸入、并行輸出、串行輸出。寄存器初始狀態(tài)：寄存器初始狀態(tài)： 數(shù)據(jù)輸入前一般使每位觸發(fā)器置數(shù)據(jù)輸入前一般使每位觸發(fā)器置“0”，即清，即清0,使寄存器使寄存器清清0的脈沖叫做清的脈沖叫做清0脈沖。脈沖。一一. 74LS175數(shù)據(jù)寄存器數(shù)據(jù)寄存器RD是異步清零控制端。是異步清零控制端。1D4D是

15、數(shù)是數(shù)據(jù)輸入端，在據(jù)輸入端，在CP正跳沿作用下，正跳沿作用下，1D4D端的數(shù)據(jù)被并行地存入寄存器。端的數(shù)據(jù)被并行地存入寄存器。輸出數(shù)據(jù)從輸出數(shù)據(jù)從lQ4Q并行地取出。并行地取出。 數(shù)據(jù)數(shù)據(jù)寄存器的功能是存儲數(shù)據(jù)。寄存器的功能是存儲數(shù)據(jù)。邏輯圖邏輯圖 清零清零 時鐘時鐘數(shù)據(jù)輸入數(shù)據(jù)輸入數(shù)據(jù)輸出數(shù)據(jù)輸出R RD DCPCP1D1D 2D2D 3D3D 4D4D 1Q1Q 2Q2Q 3Q3Q 4Q4Q0 0 0 00 00 00 01 1A AB BC CD DA AB BC CD D1 11 1 保持保持1 10 0 功能表功能表 邏輯圖邏輯圖串行輸出二二. 4位移位寄存器位移位寄存器在時鐘脈沖作

16、用下，內(nèi)部各觸發(fā)在時鐘脈沖作用下，內(nèi)部各觸發(fā)器的信息同步地向右器的信息同步地向右( (或向左）移或向左）移動。動。n n位輸入數(shù)據(jù)在位輸入數(shù)據(jù)在n n個時鐘脈沖個時鐘脈沖作用下，串行地移入作用下，串行地移入n n位寄存器中。位寄存器中。存入寄存器中的所有信息再伴隨存入寄存器中的所有信息再伴隨著著n n個時鐘脈沖的作用，從最右邊個時鐘脈沖的作用，從最右邊( (或最左邊或最左邊) )的觸發(fā)器開始，串行的觸發(fā)器開始，串行地全部移出。因而移位寄存器又地全部移出。因而移位寄存器又稱為串行寄存器。稱為串行寄存器。 狀態(tài)表狀態(tài)表 時鐘數(shù)據(jù)輸出端CPQ0 Q1 Q2 Q3000001D3 0 0 02D2 D

17、3 0 03D1 D2 D3 04D0 D1 D2 D3 0D0D1D2D3 0 0 0 01 D0D1D2 D3 0 0 0 2 D0D1 D2 D3 0 03 D0 D1 D2 D3 040000 D0 D1 D2 D35000 0 D0 D1 D2D3600 0 0 D0 D1D2D370 0 0 0 D0 D1D2D38 0 0 0 0小結(jié)小結(jié) 1時序電路由組合電路及存儲電路兩大部分組成。其特點是時序電路由組合電路及存儲電路兩大部分組成。其特點是存儲電路能將電路的狀態(tài)記憶下來，并和當(dāng)前的輸入信號一存儲電路能將電路的狀態(tài)記憶下來，并和當(dāng)前的輸入信號一起決定電路的輸出信號。起決定電路的輸出

18、信號。 2時序電路可分為同步時序電路和異步時序電路兩種工作時序電路可分為同步時序電路和異步時序電路兩種工作方式。方式。 3描述時序電路描述時序電路 邏輯功能的方法有邏輯方程組邏輯功能的方法有邏輯方程組(含驅(qū)動方程、含驅(qū)動方程、狀態(tài)方程和輸出方程狀態(tài)方程和輸出方程)、狀態(tài)表、狀態(tài)圖和波形圖（時序圖），、狀態(tài)表、狀態(tài)圖和波形圖（時序圖），邏輯方程組是具體時序電路的直接描述，狀態(tài)表和狀態(tài)圖能邏輯方程組是具體時序電路的直接描述，狀態(tài)表和狀態(tài)圖能給出時序電路的全部工作過程，時序圖能更直觀地顯示電路給出時序電路的全部工作過程，時序圖能更直觀地顯示電路的工作過程。的工作過程。 4時序電路的分析步驟是由給定的時序電路，寫出邏輯方程時序電路的分析步驟是由給定的時序電路，寫出邏輯方程組，列出狀態(tài)表，畫出狀態(tài)圖或時序圖，最