工藝集成電路10概要

1、Chap 10 工藝集成隔離CMOS 工藝雙極工藝BiCMOS 工藝集成電路中的隔離 MOS 電路中的隔離 雙極集成電路中的隔離 下一頁(yè)MOS電路中的隔離 MOSFET 自隔離（self-isolated) 提高了集成度 存在寄生場(chǎng)效應(yīng)晶體管 避免寄生場(chǎng)效應(yīng)晶體管開啟，即要提高閾值電壓。方法： 增加場(chǎng)區(qū)SiO2的厚度 增大氧化層下溝道的摻雜濃度 返回增加場(chǎng)區(qū)SiO2的厚度 局部場(chǎng)氧化（LOCOS) 步驟： 清洗硅片-熱氧化SiO2薄層-CVD淀積Si3N4-片-光刻腐蝕-場(chǎng)區(qū)溝道離子注入-場(chǎng)區(qū)氧化 選擇作為Si3N4-氧化阻擋層的原因： 氧化劑在其中的擴(kuò)散系數(shù)小 Si3N4氧化速度很慢 產(chǎn)生問

2、題：鳥嘴效應(yīng)（birds beak) 返回鳥嘴效應(yīng) 形成原因：氧化劑透過襯底SiO2的橫向擴(kuò)散效應(yīng) 影響后果：無用的過渡區(qū)，降低了集成度，影響平坦度。 解決辦法： 回刻LOCOS工藝 返回回刻LOCOS工藝 回刻除去部分場(chǎng)氧化層，使表面平坦并恢復(fù)部分被鳥嘴占去的有源區(qū)。 返回多晶硅層和二氧化硅疊層因鳥嘴的形成與二氧化硅緩沖層的厚度有關(guān)，利用疊層刻大大降低鳥嘴的尺寸，如：制備400nm的場(chǎng)氧化層所產(chǎn)生的鳥嘴每邊只有100200nm，但該法并不能解決表面平坦化和雜質(zhì)再分布問題。 返回界面保護(hù)的局部氧化(SILO) 先在緩沖二氧化硅下淀積薄層Si3N4，保護(hù)了下面的硅界面，抑制了氧化氣氛的橫向擴(kuò)散。

3、 返回側(cè)墻掩蔽隔離 生長(zhǎng)緩沖二氧化硅、氮化硅，刻蝕二氧化硅、氮化硅和硅。再淀積第二層緩沖二氧化硅、氮化硅，各向異性刻蝕后留下側(cè)墻保護(hù)部分，進(jìn)行溝道注入和生長(zhǎng)氧化層。 圖見書P275返回槽隔離方法 淺槽隔離利用各向異性干法刻蝕工藝在隔離區(qū)刻蝕出深度較淺的（0.30.6um)溝槽,再用CVD方法進(jìn)行氧化物的填充，隨之用CMP 方法除去多余的氧化層，達(dá)到在硅片上選擇性保留厚氧化層的目的。返回雙極集成電路中的隔離 主要方式：結(jié)隔離 新發(fā)展：深槽隔離 返回LOCOS隔離工藝隔離工藝返回PN結(jié)隔離工藝結(jié)隔離工藝結(jié)隔離 制作方法：一般P型襯底上形成n+埋層和n型外延層，在外延層上淀積SiO2并進(jìn)行光刻和刻蝕

4、，進(jìn)行P擴(kuò)散，形成PN結(jié)。 優(yōu)點(diǎn)： 工藝簡(jiǎn)單 問題： 隔離區(qū)較寬，集成度下降（P型隔離區(qū)推進(jìn)較深，橫向擴(kuò)散顯著，通常P型隔離區(qū)的寬度為n層深度的兩倍） 引入大的電容，電路速度下降。 返回溝槽隔離工藝溝槽隔離工藝 返回CMOS集成電路工藝 發(fā)展簡(jiǎn)介 基本模塊 CMOS制作流程 雙阱CMOS工藝 下一頁(yè)CMOS集成電路工藝的發(fā)展 20世紀(jì)70年代和80年代初， nMOS技術(shù)成為主流技術(shù) 1963年CMOS晶體管 1966年 摻雜多晶硅替代鋁柵電極的MOSFET 1969年離子注入 1971年Intel采用5umAl柵nMOS技術(shù)制成微處理器 下一頁(yè)CMOS集成電路工藝的發(fā)展2 20世紀(jì)80年代后期

5、CMOS集成電路工藝成為主流 1979年出現(xiàn)硅化物柵技術(shù) 1980年出現(xiàn)了帶側(cè)墻的漏端輕摻雜結(jié)構(gòu)，降低熱載流子效應(yīng) 1982年出現(xiàn)了自對(duì)準(zhǔn)硅化物技術(shù)，降低源漏接觸區(qū)的接觸電阻；淺槽隔離 1983年出現(xiàn)了氮化SiO2柵介質(zhì)材料，改善可靠性 1985年暈環(huán)技術(shù)；雙摻雜多晶硅柵CMOS結(jié)構(gòu) 1987年IBM 0.1umMOSFET,標(biāo)志超深亞微米MOS技術(shù)基本成熟。 下一頁(yè)CMOS集成電路工藝的發(fā)展3 1987年Intel在386CPU中引入1.2um CMOS技術(shù)，至此CMOS 技術(shù)占據(jù)統(tǒng)治地位 ， 20世紀(jì)90年代 ：化學(xué)機(jī)械拋光、大馬士革鑲嵌工藝和銅互連技術(shù)。 摩爾定律：每18個(gè)月集成度增加1

6、倍，其間特征尺寸縮小2 1/2倍，性能價(jià)格比增加1倍 返回CMOS工藝中的基本模塊及對(duì)器件性能的影響 CMOS IC中的阱 柵電極 源漏結(jié)構(gòu) 自對(duì)準(zhǔn)結(jié)構(gòu)和接觸 返回CMOS IC中的阱 定義：在硅襯底上形成的、摻雜類型與硅襯底相反的區(qū)域。 形成：離子注入或擴(kuò)散 類型：n阱、p阱、雙阱 偏置：p型襯底接低電壓；n型襯底接高電壓，阱區(qū)接偏置，使pn接反向偏置。 特點(diǎn)：阱區(qū)內(nèi)的器件溝道摻雜濃度高，體效應(yīng)強(qiáng)，溝道遷移率下降，輸出電導(dǎo)下降、結(jié)電容增加。 （故p阱工藝易實(shí)現(xiàn)兩種場(chǎng)效應(yīng)晶體關(guān)鍵的性能匹配，適用于制備靜態(tài)邏輯電路） N阱工藝易于獲得高性能的nMOS起見，常用于微處理器、DRAM等的設(shè)計(jì) 返回C

7、MOS IC中的柵電極 期望：n溝器件和p溝器件有相同的盡量低的閾值電壓。 類型及特點(diǎn)： n+多晶硅材料：調(diào)整pMOS的VTp,使pMOS成為埋溝器件，穿透效應(yīng)顯著，漏電流增大，芯片功耗增加 p+多晶硅材料：同上 雙摻雜多晶硅柵工藝：可滿足相同的閾值電壓，但p+多晶硅中的B易擴(kuò)散進(jìn)入pMOS的溝道，影響器件的閾值電壓和穩(wěn)定性。雜質(zhì)互擴(kuò)散會(huì)引起雜質(zhì)的補(bǔ)償甚至反轉(zhuǎn)，影響器件的性能。 返回CMOS IC中的源漏結(jié)構(gòu) 隨特征尺寸的不斷縮小，源漏結(jié)構(gòu)變得越來越復(fù)雜，發(fā)展過程： 雜質(zhì)擴(kuò)散-離子注入輕摻雜源漏結(jié)構(gòu)-源漏擴(kuò)展結(jié)構(gòu)-暈環(huán)和袋狀結(jié)構(gòu) 要求：縮小源漏結(jié)的結(jié)深以抑制短溝效應(yīng)并提高器件間隔離的性能。注入

8、B形成淺結(jié)較困難。 返回自對(duì)準(zhǔn)結(jié)構(gòu)和接觸 定義：利用單一掩模版在硅片上形成多層自對(duì)準(zhǔn)結(jié)構(gòu)的技術(shù)。 優(yōu)點(diǎn)：簡(jiǎn)化工藝，消除掩模版對(duì)準(zhǔn)容差 自對(duì)準(zhǔn)硅化物：形成良好的歐姆接觸，降低摻雜多晶硅的串聯(lián)電阻。 制備方法：形成源漏區(qū)后，用HF清洗，淀積Ti薄模，在氮?dú)夥罩校?00C600 C的溫度下退火，形成金屬硅化物。返回CMOS制造工藝 形成N阱 初始氧化 淀積氮化硅層 光刻1版，定義出N阱 反應(yīng)離子刻蝕氮化硅層 N阱離子注入，注磷 形成P阱 去掉光刻膠 在N阱區(qū)生長(zhǎng)厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會(huì)被氧化 去掉氮化硅層 P阱離子注入，注硼 推阱去掉N阱區(qū)的氧化層退火驅(qū)入 形成場(chǎng)隔離區(qū) 生長(zhǎng)一層薄氧化

9、層 淀積一層氮化硅 光刻場(chǎng)隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來 反應(yīng)離子刻蝕氮化硅 場(chǎng)區(qū)離子注入 熱生長(zhǎng)厚的場(chǎng)氧化層 去掉氮化硅層 形成多晶硅柵 生長(zhǎng)柵氧化層 淀積多晶硅 光刻多晶硅柵 刻蝕多晶硅柵 Salicide工藝淀積多晶硅、刻蝕并形成側(cè)壁氧化層；淀積Ti或Co等難熔金屬RTP并選擇腐蝕側(cè)壁氧化層上的金屬；最后形成Salicide結(jié)構(gòu) 形成硅化物 淀積氧化層 反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層 淀積難熔金屬Ti或Co等 低溫退火，形成C-47相的TiSi2或CoSi 去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co 高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2 形成N管源漏區(qū) 光刻，利用光刻膠將

10、PMOS區(qū)保護(hù)起來 離子注入磷或砷，形成N管源漏區(qū) 形成P管源漏區(qū) 光刻，利用光刻膠將NMOS區(qū)保護(hù)起來 離子注入硼，形成P管源漏區(qū) 形成接觸孔 化學(xué)氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔 形成第一層金屬淀積金屬鎢(W)，形成鎢塞 形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線圖形反應(yīng)離子刻蝕金屬層，形成互連圖形 形成穿通接觸孔 化學(xué)氣相淀積PETEOS 通過化學(xué)機(jī)械拋光進(jìn)行平坦化 光刻穿通接觸孔版 反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔 形成第二層金屬 淀積金屬層，如Al-Si、Al-Si-Cu合金等 光刻第二層金屬版

11、，定義出連線圖形 反應(yīng)離子刻蝕，形成第二層金屬互連圖形 合金 形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻鈍化版 刻蝕氮化硅，形成鈍化圖形 測(cè)試、封裝，完成集成電路的制造工藝 CMOS集成電路一般采用(100)晶向的硅材料CMOS(Complementary Metal-Oxide Semiconductor) 三種主要的CMOS設(shè)計(jì)結(jié)構(gòu)(1)： p井CMOS CMOS(Complementary Metal-Oxide Semiconductor) 三種主要的CMOS設(shè)計(jì)結(jié)構(gòu)(2)： n井CMOS CMOS(Complementary Metal-Oxide Semiconduct

12、or) 三種主要的CMOS設(shè)計(jì)結(jié)構(gòu)(3)：雙井CMOS n返回雙阱CMOS工藝 工藝流程： 返回雙極集成電路的工藝集成 工藝的發(fā)展 標(biāo)準(zhǔn)埋層雙極集成電路工藝流程 其它先進(jìn)的雙極集成電路工藝下一頁(yè)雙極集成電路工藝的發(fā)展 最早發(fā)明，用于高速、模擬電路和功率電路-因功耗大，占用面積大而被CMOS工藝排擠-先進(jìn)工藝的開發(fā)極對(duì)高速大電流增益的要求使得雙極工藝再次被重視，目前雙極工藝的發(fā)展是能和CMOS工藝兼容。 返回標(biāo)準(zhǔn)埋層雙極集成電路工藝 制作埋層 初始氧化，熱生長(zhǎng)厚度約為5001000nm的氧化層 光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠 進(jìn)行大劑量As+注

13、入并退火，形成n+埋層雙極集成電路工藝 生長(zhǎng)n型外延層 利用HF腐蝕掉硅片表面的氧化層 將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定 形成橫向氧化物隔離區(qū) 熱生長(zhǎng)一層薄氧化層，厚度約50nm 淀積一層氮化硅，厚度約100nm 光刻2#版(場(chǎng)區(qū)隔離版 形成橫向氧化物隔離區(qū) 利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉 進(jìn)行硼離子注入 形成橫向氧化物隔離區(qū) 去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場(chǎng)氧化層隔離區(qū) 去掉氮化硅層 形成基區(qū) 光刻3#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū) 基區(qū)離子注入硼 形成接觸孔： 光刻4#版(基區(qū)

14、接觸孔版) 進(jìn)行大劑量硼離子注入 刻蝕掉接觸孔中的氧化層 形成發(fā)射區(qū) 光刻5#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護(hù)起來，暴露出發(fā)射極和集電極接觸孔 進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū) 金屬化 淀積金屬，一般是鋁或Al-Si、Pt-Si合金等 光刻6#版(連線版)，形成金屬互連線 合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450、N2-H2氣氛下處理2030分鐘 形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻7#版(鈍化版) 刻蝕氮化硅，形成鈍化圖形 返回其它先進(jìn)的雙極集成電路工藝 隔離技術(shù)（采用深槽隔離） 多晶硅發(fā)射極（改善電流增益和縮小器件的縱向尺寸

15、，獲得淺的發(fā)射極） 自對(duì)準(zhǔn)發(fā)射極和基極接觸（采用雙層多晶硅，減小器件內(nèi)部電極接觸間的距離) 返回CMOS反相器的電路圖CMOS反相器的頂視圖一.雙阱工藝 * n阱的形成1. 外延生長(zhǎng)2. 氧化生長(zhǎng)3.第一層掩膜（光刻1）“n阱注入”4. n阱注入 磷注入5. 退火* p 阱的形成1. 第二層掩膜(光刻2) “p阱注入”2. p阱注入 硼注入 3. 退火 二.淺槽隔離工藝* 槽刻蝕1長(zhǎng)隔離氧化層 2. 氮化硅淀積 Si3N4 3.第三層掩膜(光刻3) “淺槽隔離” 4. STI槽刻蝕 在外延層上選擇刻蝕開隔離區(qū)去光刻膠 * STI氧化物填充1. 溝槽襯墊氧化硅 2. 溝槽CVD氧化物填充 隔離槽

16、隔離槽CVD氧化硅氧化硅 * STI 氧化層拋光 氮化物去除1. 溝槽氧化物拋光(CMP)2. 氮化物去除 三多晶硅柵結(jié)構(gòu)工藝1柵氧化層的生長(zhǎng)2多晶硅淀積 3第四層掩膜(光刻4) “多晶硅柵”4多晶硅柵刻蝕 四輕摻雜漏注入工藝* n- 輕摻雜漏注入1第五層掩膜(光刻5) “n-LDD注入”2n- LDD注入 砷注入* p- 輕摻雜漏注入1第六層掩膜(光刻6) “p-輕摻雜注入” 2p- LDD注入 BF2注入 五側(cè)墻的形成1淀積二氧化硅 2二氧化硅反刻 用各向異性等離子刻蝕機(jī)進(jìn)行側(cè)墻反刻六源/漏注入工藝* n+ 源/漏注入1第七層掩膜(光刻7) “n+源/漏注入”2n+源漏注入 砷注入* p+

17、 源/漏注入1第八層掩膜(光刻8) “p+源/漏注入” 2p+源/漏注入 硼注入3退火 七接觸(孔)的形成* 鈦金屬接觸的制作1鈦的淀積 鈦淀積鈦淀積 2退火 鈦硅化物接觸形成 3鈦刻蝕 八局部互連(LI)工藝* LI氧化硅介質(zhì)的形成1氮化硅化學(xué)氣相淀積 氮化硅氮化硅CVDCVD 2摻雜氧化物的化學(xué)氣相淀積 3. 氧化層拋光（CMP） 4第九層掩膜(光刻9) “局部互連” 局部互連刻蝕 * LI金屬的制作1.金屬鈦淀積(PVD工藝) 2. 氮化鈦(TiN)淀積 3. 鎢淀積(CVD工藝) 4. 磨拋鎢(CMP工藝) 九通孔1和鎢塞1的形成 * 通孔1的制作1第一層層間介質(zhì)氧化物淀積（CVD） 2氧化物磨拋（CMP） 3第十層掩膜(光刻10) “ILD-1” 第一層層間介質(zhì)刻蝕 * 鎢塞1的制作 1. 金屬淀積鈦?zhàn)钃鯇樱≒VD） 2. 淀積氮化鈦（CVD） 3淀積鎢（CVD）4. 磨拋鎢（CMP） 十第一層金屬（金屬1）互連的形成* 金屬1互連的制作1金屬鈦?zhàn)钃鯇拥矸e（PVD） 2淀積鋁銅合金（PVD） 3淀積氮化鈦（PVD） 4第十一層掩膜(光刻11) “金屬1互連” 金屬刻蝕 十一. 通孔2和鎢塞2的形成 * 通孔2的制作 1. ILD-2間隙填充 2ILD-2氧化物淀積 3ILD-2氧化物平坦化（CMP）4第十二層掩膜(光刻12) IL