第9章_數(shù)字集成電路及應(yīng)用

1、2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院1第第9章章 數(shù)字集成電路及應(yīng)用數(shù)字集成電路及應(yīng)用 9.1 9.1 數(shù)字集成電路的分類與特性數(shù)字集成電路的分類與特性9.2 9.2 集成門電路和中規(guī)模組合邏輯電路集成門電路和中規(guī)模組合邏輯電路 9.3 9.3 中規(guī)模時序邏輯集成電路中規(guī)模時序邏輯集成電路9.4 9.4 集成集成555555定時器及其應(yīng)用定時器及其應(yīng)用2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院29.1.1 數(shù)字集成電路的分類數(shù)字集成電路的分類 CMOS和和TTL集成電路是生產(chǎn)數(shù)量最多、應(yīng)用集成電路是生產(chǎn)數(shù)量最多、應(yīng)用 最

2、廣泛、通用性最強的兩大主流數(shù)字集成電路。最廣泛、通用性最強的兩大主流數(shù)字集成電路。 9.1 數(shù)字集成電路的分類與特性數(shù)字集成電路的分類與特性 數(shù)字集成電路的種類繁多，在實際應(yīng)用中，廣數(shù)字集成電路的種類繁多，在實際應(yīng)用中，廣泛使用的是泛使用的是雙極型雙極型（如（如TTL、HTL、DTL、ECL）等和等和單極型單極型（如（如CMOS、PMOS、NMOS）等集成）等集成電路。電路。2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院31. TTL數(shù)字集成電路數(shù)字集成電路（1）74系列系列（2）74H系列系列 （3）74S系列系列 （4）74LS系列系列 （5）74ALS系列系

3、列（6）74AS系列系列（7）74F系列系列 TTL是晶體管輸入是晶體管輸入-晶體管輸出的邏輯電路，它晶體管輸出的邏輯電路，它由由NPN或或PNP型晶體管組成。型晶體管組成。 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院42. CMOS數(shù)字集成電路數(shù)字集成電路 （1）標準型）標準型4000B/4500B系列系列 （2）74HC系列系列 （3）74AC系列系列 電壓范圍寬（電壓范圍寬（318V）、功耗小、速度較低、品種）、功耗小、速度較低、品種多、價格低廉多、價格低廉 。是高速是高速CMOS標準邏輯電路系列，在保持低功耗的標準邏輯電路系列，在保持低功耗的前提下，具

4、有與前提下，具有與74LS系列同等的工作速度。系列同等的工作速度。具有與具有與74AS系列同等的工作速度和系列同等的工作速度和CMOS集成電路集成電路固有的低功耗及電源電壓寬等特點。固有的低功耗及電源電壓寬等特點。 CMOS數(shù)字集成電路是由數(shù)字集成電路是由P溝道增強型溝道增強型MOS管和管和N溝溝道增強型道增強型MOS管，按照互補對稱形式連接起來的。管，按照互補對稱形式連接起來的。 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院51.TTL電路的一般特性電路的一般特性 9.1.2 數(shù)字集成電路的一般特性數(shù)字集成電路的一般特性（1）電源電壓范圍）電源電壓范圍 （2）

5、頻率特性）頻率特性 （3）TTL電路的電壓輸出特性電路的電壓輸出特性 TTL電路的工作電源電壓范圍很窄。電路的工作電源電壓范圍很窄。S、LS、F系列系列為為5.05%；AS、ALS系列為系列為5.010% TTL電路的工作頻率比電路的工作頻率比4000系列的高。系列的高。 當工作電壓為當工作電壓為+5V時，輸出高電平大于時，輸出高電平大于2.4V，輸入，輸入高電平大于高電平大于2.0V；輸出低電平小于；輸出低電平小于0.4V，輸入低電，輸入低電平小于平小于0.8V 。 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院6標準標準TTL電路為電路為16mA；LS-TTL

6、電路為電路為8mA；S-TTL電路為電路為20mA；ALS-TTL電路為電路為8mA；AS-TTL電路為電路為20mA。 標準標準TTL電路為電路為40；LS-TTL電路為電路為20；S-TTL電路電路為為50；ALS-TTL電路為電路為20；AS-TTL電路為電路為50 。 （4）最小輸出驅(qū)動電流）最小輸出驅(qū)動電流 （5）扇出能力）扇出能力 對于對于同一功能編號同一功能編號的各系列的各系列TTL集成電路，它們集成電路，它們的的引腳排列與邏輯功能完全相同引腳排列與邏輯功能完全相同 ,但是它們在電但是它們在電路的路的速度和功耗速度和功耗方面存在著方面存在著明顯的差別明顯的差別。2022年3月22

7、日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院72. CMOS系列集成電路的一般特性系列集成電路的一般特性 （1）電源電壓范圍）電源電壓范圍 （2）功耗）功耗（3）輸入阻抗）輸入阻抗 （4）抗干擾能力）抗干擾能力 電源電壓范圍為電源電壓范圍為318V。74HC系列約在系列約在26伏。伏。 當電源電壓當電源電壓VDD=5V時，時，CMOS電路的靜態(tài)功耗分電路的靜態(tài)功耗分別是：門電路類為別是：門電路類為2.55 W；緩沖器和觸發(fā)器類為；緩沖器和觸發(fā)器類為520uW；中規(guī)模集成電路類為；中規(guī)模集成電路類為25100 W 。 CMOS電路的輸入阻抗取決于輸入端保護二極管的電路的輸入阻抗取決

8、于輸入端保護二極管的漏電流，因此輸入阻抗極高，可達漏電流，因此輸入阻抗極高，可達1081011以上。以上。 因為它們的電源電壓允許范圍大，因此它們輸出因為它們的電源電壓允許范圍大，因此它們輸出高低電平擺幅也大，抗干擾能力就強。高低電平擺幅也大，抗干擾能力就強。 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院8（5）邏輯擺幅）邏輯擺幅 （6）扇出能力）扇出能力 （7）抗輻射能力）抗輻射能力 （8）CMOS集成電路的制造集成電路的制造 輸出的邏輯高電平輸出的邏輯高電平“1”非常接近電源電壓非常接近電源電壓VDD ，邏邏輯低電平輯低電平“0” 接近電源接近電源VSS 。

9、 在低頻工作時，一個輸出端可驅(qū)動在低頻工作時，一個輸出端可驅(qū)動50個以上個以上CMOS器件。器件。 CMOS管是多數(shù)載流子受控導電器件，射線輻射對管是多數(shù)載流子受控導電器件，射線輻射對多數(shù)載流子濃度影響不大。多數(shù)載流子濃度影響不大。CMOS集成電路的制造工藝比集成電路的制造工藝比TTL集成電路的制造集成電路的制造工藝簡單工藝簡單, 占用硅片面積小，適合于制造大規(guī)模和占用硅片面積小，適合于制造大規(guī)模和超大規(guī)模集成電路。超大規(guī)模集成電路。 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院91. 不允許在超過極限參數(shù)不允許在超過極限參數(shù)的條件下工作。電路在超的條件下工作。

10、電路在超過極限參數(shù)的條件下工作，就可能工作不正常，且過極限參數(shù)的條件下工作，就可能工作不正常，且容易引起損壞。容易引起損壞。 9.1.3 使用數(shù)字集成電路的注意事項使用數(shù)字集成電路的注意事項2. 電源的電壓的極性電源的電壓的極性千萬千萬不能接反不能接反。 3. CMOS電路要求電路要求輸入信號幅度輸入信號幅度不能超過不能超過VDDVSS。4. 對多余輸入端的處理。對對多余輸入端的處理。對CMOS電路電路，多余的輸入，多余的輸入端端不能懸空不能懸空；對；對TTL電路電路,對多余的輸入端對多余的輸入端允許懸空允許懸空。 5. 多余的輸出端多余的輸出端，應(yīng)該，應(yīng)該懸空懸空處理，決不允許直接接處理，決

11、不允許直接接到到VDD或或VSS 。2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院106. 由于由于CMOS電路輸入阻抗高，容易受靜電感應(yīng)電路輸入阻抗高，容易受靜電感應(yīng)發(fā)生擊穿，除電路發(fā)生擊穿，除電路內(nèi)部設(shè)置保護電路外，在使用內(nèi)部設(shè)置保護電路外，在使用和存放時應(yīng)和存放時應(yīng)注意靜電屏蔽注意靜電屏蔽 。7. 多型號的數(shù)字電路多型號的數(shù)字電路它們之間可以直接互換使用它們之間可以直接互換使用,但有些引腳功能、封裝形式相同的但有些引腳功能、封裝形式相同的IC，電參數(shù)有，電參數(shù)有一定差別，互換時應(yīng)注意。一定差別，互換時應(yīng)注意。 8. 注意注意設(shè)計工藝設(shè)計工藝，增強抗干擾措施。

12、，增強抗干擾措施。在設(shè)計印刷線在設(shè)計印刷線路板時，應(yīng)避免引線過長，要把電源線設(shè)計得寬一路板時，應(yīng)避免引線過長，要把電源線設(shè)計得寬一些，地線要進行大面積接地，這樣可減少接地噪聲些，地線要進行大面積接地，這樣可減少接地噪聲干擾。在干擾。在CMOS邏輯系統(tǒng)設(shè)計中，應(yīng)盡量減少電容邏輯系統(tǒng)設(shè)計中，應(yīng)盡量減少電容負載。負載。2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院119.2.1 集成邏輯門電路及應(yīng)用集成邏輯門電路及應(yīng)用（1）常用邏輯門電路圖形符號）常用邏輯門電路圖形符號 9.2 集成門電路和中規(guī)模組合邏輯電路集成門電路和中規(guī)模組合邏輯電路 1. 集成邏輯門電路集成邏輯門

13、電路 1) 與非門與非門ABY 1AB&1Y2) 或非門或非門BAY2AB2Y12022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院123) 與門與門ABY 34) 或門或門BAY4AB&3YAB14Y5) 非門非門AY 56) 與或非門與或非門CDABY6AB&CD6Y1A15Y2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院137)異或門異或門BABABAY7AB=17Y（2）反相器與緩沖器）反相器與緩沖器 74LS04、 CD4069管腳排列圖管腳排列圖14VCC131211986A76543216Y 5A5Y

14、4A4Y1A1Y 2A 2Y3A 3Y GND11111174LS041014VD76543216Y 5A 5Y 4A 4Y1A1Y 2A 2Y 3A 3Y VSS111111CD40692022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院14（3）與門和與非門）與門和與非門VCC4B76543214A 4Y 3B 3A 3Y1A1B 1Y 2A 2B 2Y GND&74LS00&14 1312111098VCC4B 4A 4Y 3B 3A 3Y1A1B 1Y 2A 2B 2Y GND&74LS08&1413 1

15、2111098765432114 2C NC 2B 2A 2Y1A1B NC 1C 1D 1Y GND74LS20&VCC76543211A1B 1Y 2Y 2A 2B VSS&CD4011&VDD4B 4A 4Y 3Y 3B3A76543211413121110982022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院152.集成門電路的應(yīng)用集成門電路的應(yīng)用（1）定時燈光提醒器）定時燈光提醒器R125k+RP510kR21kR31kVD1綠綠VD2紅紅C3300F關(guān)開3V123411IC-1IC-22022年3月22日星

16、期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院162.集成門電路的應(yīng)用集成門電路的應(yīng)用（2）定時聲音提醒器）定時聲音提醒器R133k234+6VSA1BLC1 RP4.7M1000FR25.1kC20.1FVT19013R31kSA21234610958121371114IC1-1IC1-2IC1-3IC1-412022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院172.集成門電路的應(yīng)用集成門電路的應(yīng)用（3）雙音門鈴電路）雙音門鈴電路220VSA1TVD1VD4+6VIC1-1IC1-2IC1-3IC2-1 IC2-2IC2-3IC2-4R136.9k&

17、VD5VD6VT111112345612568910121311390134BLIC1:CD4069IC2:CD4011VD1VD6:IN44148C122FR324kC40.047FC30.1FR25.3kC2220F2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院189.2.2 中規(guī)模組合邏輯電路中規(guī)模組合邏輯電路 1. 編碼器編碼器編碼：編碼：用文字、符號或者數(shù)字表示特定對象的用文字、符號或者數(shù)字表示特定對象的過程過程(用二進制代碼表示不同事物用二進制代碼表示不同事物)。分類：分類：二進制編碼器二進制編碼器2nn二二十進制編碼器十進制編碼器104或或普通編碼器

18、普通編碼器優(yōu)先編碼器優(yōu)先編碼器2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院19（1） 二進制編碼器二進制編碼器用用 n 位二進制代碼對位二進制代碼對 N = 2n 個信號進行編碼的電路。個信號進行編碼的電路。3 位二進制編碼器位二進制編碼器(8 線線- 3 線線)編碼表編碼表輸輸入入輸輸出出 I0 I7 是一組互相排斥的是一組互相排斥的輸入變量，任何時刻只能有輸入變量，任何時刻只能有一個端輸入有效信號。一個端輸入有效信號。輸輸 入入 輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5

19、I6I73 位位二進制二進制編碼器編碼器I0I1I6I7Y2Y1Y0I2I4I5I32022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院20函數(shù)式函數(shù)式邏輯圖邏輯圖 用用或門或門實現(xiàn)實現(xiàn) 用用與非門與非門實現(xiàn)實現(xiàn)76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0 &Y0 Y1 Y24567IIII23II01II2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院21二十進制編碼器是將十進制的十個數(shù)碼二十進

20、制編碼器是將十進制的十個數(shù)碼0 9編成對應(yīng)的二進制代碼的電路編成對應(yīng)的二進制代碼的電路 。 幾種常用編碼幾種常用編碼二二-十進制編碼十進制編碼8421 碼、余碼、余 3 碼、碼、2421 碼、碼、5211 碼、余碼、余 3 循環(huán)碼、右移循環(huán)碼循環(huán)碼、右移循環(huán)碼循環(huán)碼（反射碼或格雷碼）循環(huán)碼（反射碼或格雷碼）ISO碼、碼、ANSCII（ASCII）碼）碼（2）二十進制編碼器）二十進制編碼器 其他編碼其他編碼2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院228421BCD碼編碼編碼器的真值表碼器的真值表 輸輸 入入輸輸 出出Y3 Y2 Y1 Y0I0I1I2I3I4I

21、5I6I7I8I90 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 12022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院23優(yōu)先編碼：優(yōu)先編碼：允許幾個信號同時輸入，但只對允許幾個信號同時輸入，但只對優(yōu)先級別最高優(yōu)先級別最高的進行編碼。的進行編碼。（3）優(yōu)先編碼器）優(yōu)先編碼器74LS148 輸出使能端輸出使能端 YS74LS148 ：輸入輸入低電平有效低電平有效低電平有效低電平有效8個信號個信號輸入端輸入端 I0 I7，優(yōu)先順序優(yōu)先順序 I7 I0輸入輸入使能端使能端 ST優(yōu)先編碼

22、工作狀態(tài)標志端優(yōu)先編碼工作狀態(tài)標志端 YES3個二進制碼個二進制碼輸出端輸出端 Y2 Y1 Y02022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院24輸輸 入入 輸輸 出出 1 ST0I2I3I4I5I6I7I 1I 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1優(yōu)先編優(yōu)先編碼器碼器74LS14874LS148功能表功能表 2Y1Y0YESYSY 1 1 1 1 0 0 0 0 0 1

23、0 0 1 0 1 0 1 0 0 10 1 1 0 1 1 0 0 0 1 1 0 1 0 11 1 0 0 11 1 1 0 12022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院25VCCGNDYS1234567816151413121110974148I4I5I6I7STY1Y2YESI3I2I1I0Y0優(yōu)先編碼器優(yōu)先編碼器74LS14874LS148電路及引腳電路及引腳 &111111Y0Y1Y2111111111YSYESI0I1I2I3I5I6I7I4ST&2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院262.

24、集成譯碼器集成譯碼器譯碼是譯碼是編碼的逆過編碼的逆過程程，是將具有特定，是將具有特定含義的一組代碼含義的一組代碼“翻譯翻譯”出它的原出它的原意。意。 &111111&1A0A1A2S2S3Y0Y1Y2Y3Y4Y5Y6Y7S1VCCS1A0A11234567816151413121110974LS138A2GNDS2S3Y7Y0Y1Y2Y3Y4Y5Y6(1)3線線8線譯碼線譯碼器器74LS1382022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院2774LS138的真值表的真值表1S2S3S2A1A0A 0Y1Y2Y3Y4Y5Y6Y7Y 0 1 1 1 1

25、 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 輸輸 入入輸輸 出出2022年3月22日星期二集成電路原理及應(yīng)

26、用 山東理工大學電氣與電子工程學院28半導體顯示半導體顯示(LED)液晶顯示液晶顯示(LCD)共陽極共陽極每字段是一只每字段是一只發(fā)光二極管發(fā)光二極管（2）數(shù)碼顯示器）數(shù)碼顯示器數(shù)碼顯示器數(shù)碼顯示器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽共陽YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平低電平驅(qū)動驅(qū)動0111000111110000000000100100001002022年3月22日星期二集成電

27、路原理及應(yīng)用 山東理工大學電氣與電子工程學院29共陰極共陰極abcdefgR+5 VYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg 高電平高電平驅(qū)動驅(qū)動00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院30（3）七段顯示譯碼器）七段顯示譯碼器74LS247 是把是把8421BCD碼譯成對應(yīng)于數(shù)碼管的七個字

28、段碼譯成對應(yīng)于數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進制數(shù)碼。信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進制數(shù)碼。輸入信號輸入信號 A3，A2，A1，A0輸出信號輸出信號a bdefg控制端控制端 LTRBIBI， VCCA1A2A3A0GND1234567816151413121110974LS247gLTBIRBIfedcbac2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院3174LS247功能表功能表 輸輸 入入 輸輸 出出 顯示顯示 LTRBIBI3A2A1A0Aa bcdefg 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0

29、0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 1 1 0 1 8 全滅全滅 滅零滅零 1 1 0 0 1 0 0 0 1 0 0 1 0 2 1 1 0 0 1 1 0 0 0 0 1 1 0 3 1 1 0 1 0 0 1 0 0 1 1 0 0 4 1 1 0 1 0 1 0 1 0 0 1 0 0 5 1 1 0 1 1 0 0 1 0 0 0 0 0 6 1 1 0 1 1 1 0 0 0 1 1 1 1 7 1 1 1 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 1

30、0 0 0 0 1 0 0 8 9 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院3274LS247和共陽極和共陽極TLRO5O1HRA數(shù)碼管連接圖數(shù)碼管連接圖 +5V+5Va a c cd d f fg gA A1 1A A2 2A A3 3A A0 01 12 23 34 45 56 67 71515141413131212111110109 974LS24774LS2478 8GNDGND3003007 7V VCC CC LT RBI BILT RBI BI1616b b e e2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院3

31、33. 數(shù)字編譯碼電路數(shù)字編譯碼電路MC145030MC145030是一種編譯碼合為一體的單片集成電路。是一種編譯碼合為一體的單片集成電路。（1）各管腳的功能）各管腳的功能 1腳腳9腳腳：是地址信：是地址信號輸入端號輸入端 10腳腳：是編碼使能端，：是編碼使能端，上升沿有效上升沿有效 11腳腳：為編譯碼狀態(tài)指示信：為編譯碼狀態(tài)指示信號輸出端，編碼時為高電平，號輸出端，編碼時為高電平，譯碼和空閑時為低電平譯碼和空閑時為低電平 A8A1A2A3A4A5A6A0A7OSC1OSC2OSC3VSSEODOVDDDR123456781615141312111817MC1450309101920DISTE

32、ND2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院3412腳腳：為譯碼信號輸入端，外部數(shù)據(jù)信號由：為譯碼信號輸入端，外部數(shù)據(jù)信號由該腳輸入該腳輸入 13腳腳：譯碼復位端，當該腳為高電平時，使：譯碼復位端，當該腳為高電平時，使15腳腳強制復位，輸出低電平強制復位，輸出低電平 17腳腳：為電源負端：為電源負端, 通常接地通常接地 15腳腳：為譯碼信號輸出端：為譯碼信號輸出端 16腳腳：輸出編碼脈沖：輸出編碼脈沖 14腳腳：為電源端：為電源端, 電源范圍電源范圍26V18、19、20腳腳：外接電阻和電容，組成振蕩器，：外接電阻和電容，組成振蕩器，為芯片提供工作時鐘。為芯

33、片提供工作時鐘。2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院35芯片的芯片的工作工作時鐘時鐘與外接與外接電阻電阻R1、R2和電容和電容C數(shù)數(shù)值有關(guān)。值有關(guān)。（2）MC145030應(yīng)用電路應(yīng)用電路電路可組成電路可組成應(yīng)答式多路應(yīng)答式多路報警系統(tǒng)。報警系統(tǒng)。MC145030MC14503011151216141115121614VDDE0DISTA01A13A24A35A46A57A68A82A79+V+VENVSSDR+V201918101317134567829ENVSSDR+V101317OSC1OSC3OSC2201918OSC1OSC3OSC2編碼開關(guān)編碼

34、開關(guān).同上同上1612同上同上1612R1R2CR1R2C可選擇直線連線可選擇直線連線可以是紅外超聲射頻等載體可以是紅外超聲射頻等載體A0A1A2A3A4A5A6A8A7E0DIST2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院364. 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 在多路數(shù)據(jù)傳送過程中，能在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中一路挑選夠根據(jù)需要將其中一路挑選出來作為輸出的電路出來作為輸出的電路 。0D1D2D3D4D5D A2 A1 A0 Y W 1 0 1 0 0 0 0 D0 0 0 0 1 D1 0 0 1 0 D2 0 0 1 1 D3 0 1 0 0 D4

35、0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7 G6D7D74LS151的功能的功能 地址輸入端地址輸入端A2 A1 A0，可，可選擇選擇D0D7 8個數(shù)據(jù)。個數(shù)據(jù)。 輸入使能端輸入使能端 低電平有效低電平有效。 G輸出端輸出端 Y、W 。2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院3774LS151邏輯圖邏輯圖和引腳圖和引腳圖&11111111D0D1D2D3D4D5D6D7A0A1A2WY1G1234567816151413121110974LS151GNDVCCD0D1D2D3YWGD4D5D6D7A0A1A22022年3月22日

36、星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院389.3.1 集成觸發(fā)器和鎖存器集成觸發(fā)器和鎖存器基本要求基本要求1. 有兩個穩(wěn)定的狀態(tài)有兩個穩(wěn)定的狀態(tài)(0、1)，以表示存儲內(nèi)容；，以表示存儲內(nèi)容；2. 能夠接收、保存和輸出信號。能夠接收、保存和輸出信號?，F(xiàn)態(tài)和次態(tài)現(xiàn)態(tài)和次態(tài)1. 現(xiàn)態(tài)：現(xiàn)態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)。觸發(fā)器接收輸入信號之前的狀態(tài)。nQ2. 次態(tài)：次態(tài)：觸發(fā)器接收輸入信號之后的狀態(tài)。觸發(fā)器接收輸入信號之后的狀態(tài)。1 nQ分類分類1. 按電路結(jié)構(gòu)和工作特點：按電路結(jié)構(gòu)和工作特點：基本、同步、主從和邊沿。基本、同步、主從和邊沿。2. 按邏輯功能分：按邏輯功能分： RS

37、、JK、D 和和 T(T )。3. 其他：其他： TTL 和和 CMOS，分立和集成。，分立和集成。9.3 中規(guī)模時序邏輯集成電路中規(guī)模時序邏輯集成電路2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院391. JK觸發(fā)器觸發(fā)器 （1）JK觸發(fā)器符號及功能觸發(fā)器符號及功能 JK觸發(fā)器的狀態(tài)表觸發(fā)器的狀態(tài)表 J K Qn Qn+1 輸出輸出輸入輸入0 0 0 00 0 1 10 1 0 00 1 1 1 1 1 1 1 0 1 0 1 1 0 0 01110JK觸發(fā)器的觸發(fā)器的特性方程特性方程 nnnQKQJQ11JC11KQQJCPK2022年3月22日星期二集成電路

38、原理及應(yīng)用 山東理工大學電氣與電子工程學院40（2）雙）雙JK觸發(fā)器觸發(fā)器74LS76 74LS76是有是有預置預置和和清零清零功能的雙功能的雙JK觸發(fā)器觸發(fā)器 JK觸發(fā)器的狀態(tài)表觸發(fā)器的狀態(tài)表 輸入輸入輸出輸出CPJK101 0010 1001* 1*110011101 011010 11111111DRDS1nQ1nQnQnQnQnQnQnQ只有在只有在CP脈沖脈沖下降沿下降沿到到來時，根據(jù)來時，根據(jù)J、K端的取端的取值決定觸發(fā)器的狀態(tài)。值決定觸發(fā)器的狀態(tài)。如如無無CP脈沖下降沿脈沖下降沿到到來，無論有無輸入數(shù)來，無論有無輸入數(shù)據(jù)信號，觸發(fā)器據(jù)信號，觸發(fā)器保持保持原狀態(tài)不變。原狀態(tài)不變。

39、1K1Q1QGND2K2Q2Q2J1CP1SD1RD1JVCC2CP2SD2RD1234567816151413121110974LS762022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院412. D觸發(fā)器觸發(fā)器 （1）D觸發(fā)器符號及觸發(fā)器符號及功能功能D觸發(fā)器的觸發(fā)器的特性方程特性方程 ：Qn+1 = DD觸發(fā)器的狀態(tài)表觸發(fā)器的狀態(tài)表 D Qn+1 輸出輸出輸入輸入00111DC1QQDCP2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院42（2）八）八D觸發(fā)器觸發(fā)器74LS273 74LS273是是上升沿觸發(fā)上升沿觸發(fā)的的8位位數(shù)據(jù)鎖存

40、器。數(shù)據(jù)鎖存器。具有具有復位復位功能。功能。74LS273的功能表的功能表 CP D Qn+1 輸出輸出 輸入輸入0 01 11DR1 001 0 QnD1Q1D2D2Q3Q3D4D4QGND1234567891020191817161514131211VCC8Q8D7D7Q6Q6D5D5QCP74LS273 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院4374LS273所組成的所組成的8路數(shù)顯搶答器路數(shù)顯搶答器 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院44 1. 概念概念寄存：寄存： 把二進制數(shù)據(jù)或代碼暫時存儲起來。把二進制

41、數(shù)據(jù)或代碼暫時存儲起來。寄存器：寄存器： 具有寄存功能的電路。具有寄存功能的電路。2. 特點特點 主要由觸發(fā)器主要由觸發(fā)器構(gòu)成構(gòu)成,一般不對一般不對存儲內(nèi)容進行存儲內(nèi)容進行處理。處理。并行并行輸入輸入并行并行輸出輸出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 串行串行輸入輸入串行串行輸出輸出2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院453. 分類分類(1) 按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )(2) 按按

42、開關(guān)元件開關(guān)元件分分TTL 寄存器寄存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型觸發(fā)器型觸發(fā)器鎖存器鎖存器寄存器陣列寄存器陣列單向移位寄存器單向移位寄存器雙向移位寄存器雙向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器( (多位多位 D 型觸發(fā)器型觸發(fā)器) )( (同同 TTL) )2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院46D1L左移串左移串行輸入行輸入&111SCI1RRG10G20FF0D0Q0&111SCI1RRG11G21FF1D1Q1&111SCI1RRG12G22FF2D2Q2&

43、amp;111SCI1RRG13G23FF3D3Q3111111D1R右移串右移串行輸入行輸入S1S0CPRDRDDIRD1D2D3DILGNDVCCQ0Q1Q2Q3CPS1S01234567816151413121110974LS194D04. 集成雙向移位寄存器集成雙向移位寄存器74LS194 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院4774194的功能表的功能表 功能功能 輸輸 入入 輸出輸出 S1 S0 CP DIR DIL D0 D1 D2 D3 Q0n+1Q1n+1 Q2n+1 Q3n+1清零清零0 0 0 0 0保持保持1 0 Q0n Q1n

44、Q2n Q3n并入并入1 1 1 d0 d1 d2 d3d0 d1 d2 d3右移右移1 0 1 1 1 Q0n Q1n Q2n1 0 1 0 0 Q0n Q1n Q2n左移左移1 1 0 1 Q1n Q2n Q3n 11 1 0 0 Q1n Q2n Q3n 0保持保持1 0 0 Q0n Q1n Q2n Q3nDR2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院48 功能：功能：對時鐘脈沖對時鐘脈沖 CP 計數(shù)。計數(shù)。應(yīng)用：應(yīng)用：分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列、分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列、 進行數(shù)字運算等。進行數(shù)字運算等。分類：分類：按數(shù)制分：按數(shù)制分：

45、二進制計數(shù)器、十進制計數(shù)器、二進制計數(shù)器、十進制計數(shù)器、N 進制進制( (任意進制任意進制) )計數(shù)器計數(shù)器按計數(shù)方式分：按計數(shù)方式分：加法計數(shù)器、減法計數(shù)器、加法計數(shù)器、減法計數(shù)器、可逆計數(shù)可逆計數(shù)按時鐘控制分：按時鐘控制分：同步計數(shù)器同步計數(shù)器 異步計數(shù)器異步計數(shù)器2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院491. 集成二進制計數(shù)器集成二進制計數(shù)器74LS161 74LS161是是4位位二進制同步加法二進制同步加法計數(shù)器，它除了有二計數(shù)器，它除了有二進制加法計數(shù)功能外，還具有進制加法計數(shù)功能外，還具有異步清零異步清零、同步并行同步并行置數(shù)置數(shù)，保持保持等功

46、能。等功能。 Q0 Q1 Q2 Q3TLDCOCPPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1邏輯功能示意圖邏輯功能示意圖1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 T LDCR CP D0 D1 D2 D3 P 地地引腳排列圖引腳排列圖2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院5074161的狀態(tài)表的狀態(tài)表 輸輸 入入 輸輸 出出備注備注CR LD P T CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d

47、1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 計計 數(shù)數(shù) 保保 持持 保保 持持清零清零置數(shù)置數(shù)C=074161CR = 0Q3 Q0 = 0000同步同步并行置數(shù)并行置數(shù)CR=1，LD=0，CP 異步異步清零清零Q3 Q0 = D3 D0 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院5174161的狀態(tài)表的狀態(tài)表 輸輸 入入 輸輸 出出 注注CR LD P T CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0

48、 0 0 0 0 d3 d2 d1 d0 計計 數(shù)數(shù) 保保 持持 保保 持持 0清零清零置數(shù)置數(shù)CR = 1, LD = 1, CP ，P = T = 1二進制同步加法計數(shù)二進制同步加法計數(shù)PT = 0CR = 1，LD = 1，保持保持若若 T = 0CO = 0若若 T = 1nnnnQQQQCO0123 741612022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院52二二進進制制同同步步加加法法計計數(shù)數(shù)器器的的狀狀態(tài)態(tài)表表 輸入脈輸入脈 沖數(shù)沖數(shù)10 0 0 0 0 0 0 120 0 0 1 0 0 1 030 0 1 0 0 0 1 140 0 1 1 0

49、1 0 050 1 0 0 0 1 0 160 1 0 1 0 1 1 070 1 1 0 0 1 1 180 1 1 1 1 0 0 091 0 0 0 1 0 0 1101 0 0 1 1 0 1 0111 0 1 0 1 0 1 1121 0 1 1 1 1 0 0131 1 0 0 1 1 0 1141 1 0 1 1 1 1 0151 1 1 0 1 1 1 1161 1 1 1 0 0 0 0nQ0nQ1nQ210nQ11nQ12nQ13nQnQ32022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院53 （8421BCD 碼）碼）十進制同步加法計數(shù)器十進制同

50、步加法計數(shù)器74LS1600123QQQQ00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/11 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 T LDCR CP D0 D1 D2 D3 P 地地2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院543. 利用集成計數(shù)器構(gòu)成利用集成計數(shù)器構(gòu)成N進制計數(shù)器進制計數(shù)器 級聯(lián)級聯(lián) N1 和和 N2 進制計數(shù)器，容量擴展為進制計數(shù)器，容量擴展為 N1 N2N1進制進制計數(shù)器計數(shù)器N2進制進制計數(shù)器計

51、數(shù)器CP進位進位CCP（1）集成計數(shù)器計數(shù)長度的擴展）集成計數(shù)器計數(shù)長度的擴展 Q0 Q1 Q2 Q3TLDCOCP P D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3TLDCOCP P D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 2562022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院55（2）用反饋清零法獲得任意進制計數(shù)器）用反饋清零法獲得任意進制計數(shù)器 當計數(shù)到當計數(shù)到 SN 時，立即產(chǎn)生清零信號，時，立即產(chǎn)生清零信號， 使返回使返回 S0 狀態(tài)。狀態(tài)。（瞬間即逝）（瞬間即逝）1. 寫出狀態(tài)寫出狀態(tài)

52、 SN 的二進制代碼；的二進制代碼；2. 求歸零邏輯表達式；求歸零邏輯表達式；3. 畫連線圖。畫連線圖。 例例 用用 74161構(gòu)成十二進制計數(shù)器構(gòu)成十二進制計數(shù)器。110012 S23QQCR 狀態(tài)狀態(tài)S12的作用：的作用：產(chǎn)生歸零信號產(chǎn)生歸零信號Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11CO0&異步清零異步清零2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院564. 數(shù)字鐘數(shù)字鐘 數(shù)字鐘是由數(shù)字鐘是由石英晶體振蕩器、分頻器、計數(shù)器、譯碼石英晶體振蕩器、分頻器、計數(shù)器、譯碼器、顯示器和校時電路器、

53、顯示器和校時電路組成。組成。 石英晶體振蕩器石英晶體振蕩器產(chǎn)生的信號經(jīng)過產(chǎn)生的信號經(jīng)過分頻器分頻器作為秒脈沖，作為秒脈沖，秒脈沖送入秒脈沖送入計數(shù)器計數(shù)器計數(shù)，計數(shù)結(jié)果通過計數(shù)，計數(shù)結(jié)果通過“時時”、“分分”、“秒秒”譯碼器譯碼器顯示時間。顯示時間。 （1）振蕩器）振蕩器:由由CC4069非門非門IC1-1，IC1-2、f0=32768Hz的石英晶體振蕩器、電阻和電容組成的石英晶體振蕩器、電阻和電容組成 （2）分頻器）分頻器:由兩個由兩個74LS393 IC2、IC3組成組成 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院57（3）計數(shù)器）計數(shù)器:由六個由六個74

54、LS160 IC4、IC5、IC6、IC7、IC8、IC9和相應(yīng)的門電路和相應(yīng)的門電路組成組成。（4）譯碼和顯示電路）譯碼和顯示電路：由六個：由六個74LS247 IC10、IC11、IC12、IC13、IC14、IC15、IC16和六個數(shù)碼管組成。和六個數(shù)碼管組成。 （5）時間校準電路）時間校準電路：時間校準電路的作用是當計時器：時間校準電路的作用是當計時器剛接通電源或走時出現(xiàn)誤差時，實現(xiàn)對剛接通電源或走時出現(xiàn)誤差時，實現(xiàn)對“時時”、“分分”、“秒秒”的校準，由四的校準，由四2輸入與門輸入與門74LS08、四、四2輸入或門輸入或門74LS32、四、四2輸入或非門輸入或非門74LS02等組成。

55、等組成。 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院58數(shù)字鐘電路圖數(shù)字鐘電路圖 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院599.3.4 十進制加減十進制加減/譯碼譯碼/鎖存驅(qū)動電路鎖存驅(qū)動電路 CD40110及其應(yīng)用及其應(yīng)用CD40110能完成十進能完成十進制的制的加法、減法、進加法、減法、進位、借位位、借位等計數(shù)功能，等計數(shù)功能，并能并能直接驅(qū)動直接驅(qū)動小型七小型七段段LED數(shù)碼管。數(shù)碼管。 1. CD40110邏輯功能邏輯功能agTERLECPDVSSVDDbcdeQBOQCOCPU123456781615141312

56、11109fCD401102022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院60 CD40110 功能表功能表 CPU CPD LE TE R計數(shù)器功計數(shù)器功能能顯示顯示 0 0 0 加加1計數(shù)計數(shù) 隨計數(shù)器顯示隨計數(shù)器顯示 0 0 0減減1計數(shù)計數(shù)隨計數(shù)器顯示隨計數(shù)器顯示 0保持保持保持保持 1清零清零0 1 0禁止禁止不變不變 1 0 0加加1計數(shù)計數(shù)不變不變 1 0 0減減1計數(shù)計數(shù)不變不變2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院612. 數(shù)顯式脈搏測試儀數(shù)顯式脈搏測試儀 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工

57、大學電氣與電子工程學院629.3.5 4位十進制定時位十進制定時/減法計數(shù)集成電路減法計數(shù)集成電路 TEC9410及應(yīng)用及應(yīng)用 TEC9410是是四位十進制減法定時、計數(shù)專用集四位十進制減法定時、計數(shù)專用集成電路成電路，采用大規(guī)模，采用大規(guī)模CMOS工藝制作。它具有集成工藝制作。它具有集成度高、抗干擾能力強、功能齊全、性能可靠、外圍度高、抗干擾能力強、功能齊全、性能可靠、外圍元件少等優(yōu)點。元件少等優(yōu)點。 1. TEC9410工作原理工作原理 該集成電路由該集成電路由振蕩及分頻、數(shù)碼預置、四位振蕩及分頻、數(shù)碼預置、四位BCD碼減法計數(shù)器、七段譯碼驅(qū)動、碼減法計數(shù)器、七段譯碼驅(qū)動、LED動態(tài)掃動態(tài)

58、掃描描等電路組成等電路組成 。2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院632. TEC9410的引腳功能的引腳功能 9腳：腳：置數(shù)，計數(shù)控制端置數(shù)，計數(shù)控制端 7、6、5、4腳腳： LED顯示顯示掃描信號和預置數(shù)選通信掃描信號和預置數(shù)選通信號，高電平有效。號，高電平有效。 27、1、2、3腳腳：撥盤預撥盤預置數(shù)輸入信號置數(shù)輸入信號 15、16腳：腳：外接晶體振蕩器外接晶體振蕩器 12腳：腳：4位位BCD碼計數(shù)器碼計數(shù)器第第2位控制輸入端位控制輸入端 12357911121314106482827262422201817161519232521S2S4D4D3

59、D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院6417腳腳： 級聯(lián)借位信號級聯(lián)借位信號 25腳：腳：級聯(lián)控制端級聯(lián)控制端 10腳：腳：計數(shù)脈沖輸入端計數(shù)脈沖輸入端 1824腳：腳：驅(qū)動七段驅(qū)動七段LED顯示器的輸入信號顯示器的輸入信號 13、11、8腳：腳：0.01s、1s、1min時基信號輸出端時基信號輸出端 26腳：腳：輸出端，當輸出端，當4位計位計數(shù)器減為零時，數(shù)器減為零時，ZO=1，同時停止計數(shù)同時停止計數(shù) 2. TEC9410的引腳功能的引腳功能 (續(xù)續(xù))

60、12357911121314106482827262422201817161519232521S2S4D4D3D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院653. 應(yīng)用電路應(yīng)用電路 2022年3月22日星期二集成電路原理及應(yīng)用 山東理工大學電氣與電子工程學院669.3.6 多功能程控彩燈多功能程控彩燈CD71061P及其應(yīng)用及其應(yīng)用 CD71061P是一種專用的是一種專用的多功能程控彩燈多功能程控彩燈集成集成電路，采用大規(guī)模電路，采用大規(guī)模CMOS工藝制作，它具有集成度工藝制作，它具有集成度高、抗干擾能力強、功能齊全、擴展簡便、外圍元高、抗干擾能力強、功能齊全、擴展簡便、外圍元件少等優(yōu)點。件少等優(yōu)點。1. CD71061P的引腳功能的引腳功能 CD71061P由由振蕩器，擴展開關(guān)，時序脈沖振