西南交大數(shù)字電子技術(shù)第6章

1、西南交通大學(xué)微電子研究所西南交通大學(xué)微電子研究所I Institute ofnstitute of M Microelectronics icroelectronics SWJTUSWJTU第6章 數(shù)字脈沖波形變換與生成數(shù)字電子技術(shù)基礎(chǔ)教學(xué)要求1.正確理解單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的電路組、工作原理及主要指標(biāo)計(jì)算。2.掌握555定時(shí)器的工作原理，以及由555定時(shí)器組成的多諧、單穩(wěn)、施密特觸發(fā)器的電路結(jié)構(gòu)、工作原理及參數(shù)計(jì)算。第2章 半導(dǎo)體晶體管及基本邏輯門(mén)電路6.1 單穩(wěn)態(tài)觸發(fā)器6.2 多諧振蕩器6.3 555定時(shí)器及其典型應(yīng)用6.1 單穩(wěn)態(tài)觸發(fā)器6.1.1 單穩(wěn)態(tài)觸發(fā)器基本原理6.1.2 集成

2、單穩(wěn)態(tài)觸發(fā)器6.1.1 單穩(wěn)態(tài)觸發(fā)器基本原理單穩(wěn)態(tài)觸發(fā)器（Monostable Multivibrator，或稱One-shot）是一種重要的數(shù)字脈沖整形電路。其特點(diǎn)包括：1. 它存在穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個(gè)不同的工作狀態(tài)，在輸入脈沖邊沿作用下，單穩(wěn)態(tài)觸發(fā)器能從穩(wěn)態(tài)翻轉(zhuǎn)至?xí)悍€(wěn)態(tài)。但暫穩(wěn)態(tài)不能保持，僅能維持一段時(shí)間。2. 這個(gè)脈沖寬度由其內(nèi)部的延時(shí)電路決定，延時(shí)電路可以用RC網(wǎng)絡(luò)或者是反相器鏈來(lái)實(shí)現(xiàn)。之后將自動(dòng)返回穩(wěn)態(tài)。3. 按邊沿觸發(fā)方式，單穩(wěn)態(tài)觸發(fā)器可分為雙邊沿觸發(fā)、下降沿觸發(fā)、上升沿觸發(fā)三種。一、積分型單穩(wěn)態(tài)觸發(fā)器一、積分型單穩(wěn)態(tài)觸發(fā)器基本的延時(shí)單元可以是由RC網(wǎng)絡(luò)構(gòu)成，設(shè)供電電壓為VDD、CMO

3、S反相器門(mén)限為0.5VDD，由電路分析知識(shí)可知其延時(shí)為tD=RCln2：（1 1）雙邊沿觸發(fā)）雙邊沿觸發(fā)7在靜止?fàn)顟B(tài)，XOR的兩個(gè)輸入相同，因此輸出為低電平。在輸入翻轉(zhuǎn)時(shí)會(huì)由于延時(shí)單元的延時(shí)作用使得XOR的兩個(gè)輸入不同，從而形成一個(gè)高脈沖，脈沖的寬度取決于延時(shí)的時(shí)間：雙邊沿觸發(fā)單穩(wěn)態(tài)觸發(fā)器及其工作時(shí)序（2 2）下降沿觸發(fā)）下降沿觸發(fā)8在靜止?fàn)顟B(tài)，或非門(mén)G2的兩個(gè)輸入不同，因此輸出為低電平。在輸入向下翻轉(zhuǎn)時(shí)會(huì)由于延時(shí)單元的延時(shí)作用使得G2的兩個(gè)輸入均為低電平，從而形成一個(gè)高脈沖輸出，脈沖的寬度取決于延時(shí)的時(shí)間:雙邊沿觸發(fā)單穩(wěn)態(tài)觸發(fā)器及其工作時(shí)序（3 3）上升沿觸發(fā)）上升沿觸發(fā)9在靜止?fàn)顟B(tài)，與門(mén)G

4、2的兩個(gè)輸入不同，因此輸出為低電平。在輸入向上翻轉(zhuǎn)時(shí)會(huì)由于延時(shí)單元的延時(shí)作用使得G2的兩個(gè)輸入均為高電平，從而形成一個(gè)高脈沖輸出，脈沖的寬度取決于延時(shí)的時(shí)間：雙邊沿觸發(fā)單穩(wěn)態(tài)觸發(fā)器及其工作時(shí)序積分型單穩(wěn)態(tài)觸發(fā)器采用了積分延時(shí)單元，具有抗干擾能力較強(qiáng)的特點(diǎn)，但這樣導(dǎo)致其邊沿較差的缺點(diǎn)。此外，上述基本的積分型單穩(wěn)態(tài)觸發(fā)器必須在觸發(fā)脈沖的寬度大于輸出脈沖寬度時(shí)方能正常工作。如果想使上述電路在窄脈沖的觸發(fā)下能夠正常工作，可以采用下圖所示的改進(jìn)電路：窄脈沖可觸發(fā)的積分型單穩(wěn)態(tài)觸發(fā)器窄脈沖可觸發(fā)的積分型單穩(wěn)態(tài)觸發(fā)器由于穩(wěn)態(tài)時(shí)vO3與vA反相，使用vO一定輸出為高電平，當(dāng)vI為高電平時(shí)，vO3為低電平，輸出

5、vO保持為高電平，穩(wěn)態(tài)時(shí)vA為高電平。當(dāng)負(fù)脈沖加到vI時(shí)，使得vO3立即變高，vO1跳變?yōu)榈碗娖剑瑅A由于積分器作用將緩慢下降，在下降到G2的門(mén)限電壓之前vO跳變?yōu)榈碗娖剑⑼ㄟ^(guò)G3鎖定vO3為高，這時(shí)G3不再由vI控制（也即與vI脈沖寬度無(wú)關(guān)），僅當(dāng)vA下降到G2的門(mén)限電壓下之后，vO跳變回高電平，回到穩(wěn)態(tài)。二、微分型單穩(wěn)態(tài)觸發(fā)器二、微分型單穩(wěn)態(tài)觸發(fā)器在穩(wěn)態(tài)下在穩(wěn)態(tài)下vI=0、vd=0、vI2= VDD，故，故vO=0、vO1= VDD，電容電容C上沒(méi)有電壓差。上沒(méi)有電壓差。當(dāng)觸發(fā)脈沖加到當(dāng)觸發(fā)脈沖加到vI時(shí)，在時(shí)，在Cd和和Rd構(gòu)成的微分電路輸出構(gòu)成的微分電路輸出端端vd將得到很窄的由微分

6、運(yùn)算得到的正負(fù)脈沖。將得到很窄的由微分運(yùn)算得到的正負(fù)脈沖。其正脈沖將觸發(fā)其正脈沖將觸發(fā)vO1為低電平，由于電容電壓不可突變，為低電平，由于電容電壓不可突變，將進(jìn)一步拉低將進(jìn)一步拉低vI2到到0，使得，使得vO跳變?yōu)楦唠娖剑瑥亩i定跳變?yōu)楦唠娖?，從而鎖定vO1為低電平；為低電平；當(dāng)當(dāng)vd的負(fù)脈沖來(lái)臨后也對(duì)的負(fù)脈沖來(lái)臨后也對(duì)G1的輸出沒(méi)有影響。的輸出沒(méi)有影響。而而vI2將被將被VDD充電而不斷升高，當(dāng)達(dá)到充電而不斷升高，當(dāng)達(dá)到G2的門(mén)限電壓的門(mén)限電壓后，后，vO跳變?yōu)榈碗娖?，觸發(fā)跳變?yōu)榈碗娖?，觸發(fā)vO1跳變?yōu)楦唠娖?，從而進(jìn)跳變?yōu)楦唠娖剑瑥亩M(jìn)一步推高一步推高vI2為高電平（被為高電平（被G2內(nèi)部的

7、保護(hù)電路鉗位），內(nèi)部的保護(hù)電路鉗位），vO維持低電平，回到穩(wěn)態(tài)。維持低電平，回到穩(wěn)態(tài)。可見(jiàn)基本微分型單穩(wěn)態(tài)觸發(fā)器可以直接用窄脈沖觸發(fā)，可見(jiàn)基本微分型單穩(wěn)態(tài)觸發(fā)器可以直接用窄脈沖觸發(fā)，且對(duì)第一級(jí)微分電路時(shí)間常數(shù)不敏感。且對(duì)第一級(jí)微分電路時(shí)間常數(shù)不敏感。微分型單穩(wěn)態(tài)觸發(fā)器6.1.2 集成單穩(wěn)態(tài)觸發(fā)器在TTL和CMOS工藝下均有多種集成單穩(wěn)態(tài)觸發(fā)器供板級(jí)電路設(shè)計(jì)選擇，例如74121、74122、74HC123、MC14098、MC14528等等。它們根據(jù)觸發(fā)特性的不同可分為：可重復(fù)觸發(fā)和不可重復(fù)觸發(fā)兩類：(a)上升沿觸發(fā)且不可重復(fù)觸發(fā) (b)下降沿觸發(fā)且可重復(fù)觸發(fā)一、TTL集成單穩(wěn)態(tài)觸發(fā)器（1）電路

8、架構(gòu)門(mén)G5、G6、G7A、G7B和外接電阻Rext、外接電容Cext組成微分型單穩(wěn)態(tài)觸發(fā)器，輸出脈沖的寬度由外接電阻Rext、外接電容Cext決定。芯片內(nèi)部?jī)?nèi)置有電阻Rint=2 k也可為Cext充電，此時(shí)需要將9腳接VCC。74121原理圖及其定時(shí)器電容器、電阻器的連接方式(a)內(nèi)部原理圖 (b)使用外置電阻 (c)使用內(nèi)置電阻(a)(b)(c)（2）工作特性74121典型工作波形74121功能表二、CMOS集成單穩(wěn)態(tài)觸發(fā)器Cext和 Rext分別為外接定時(shí)電容和電阻。A為下降沿觸發(fā)輸入，B為上升沿觸發(fā)輸入，RD為置零輸入端，Q和Q是兩個(gè)互補(bǔ)的輸出端。PMOS管MP1用于對(duì)vC快速置1，實(shí)現(xiàn)

9、對(duì)輸出的清零動(dòng)作；NMOS管Mn1用于實(shí)現(xiàn)對(duì)vC的快速放電動(dòng)作；當(dāng)且僅當(dāng)MP1和MN1均關(guān)閉時(shí)Rext和Cext正常充電。 MC14528內(nèi)部結(jié)構(gòu)(1)電路架構(gòu)典型工作波形MC14528功能表(2)工作特性三、集成單穩(wěn)態(tài)觸發(fā)器的應(yīng)用在實(shí)際的數(shù)字信號(hào)可能會(huì)由于設(shè)計(jì)原因（如：競(jìng)爭(zhēng)冒險(xiǎn)）、或者環(huán)境原因（如噪聲耦合）引入窄脈沖干擾，引起后續(xù)電路誤動(dòng)作。通過(guò)單穩(wěn)態(tài)觸發(fā)器的輸出去驅(qū)動(dòng)D觸發(fā)器，就可以濾除脈寬小于單穩(wěn)態(tài)觸發(fā)器脈寬的脈沖信號(hào)，通過(guò)合理的R、C取值，達(dá)到消除干擾的目的。窄脈沖噪聲消除電路(a) 電路圖 (b) 工作波形6.2 多諧振蕩器6.2.1 基于CMOS反相器門(mén)的多諧振蕩器電路6.2.2

10、基于施密特電路的多諧振蕩器電路6.2.3 石英晶體多諧振蕩器6.2.1 基于CMOS反相器門(mén)的多諧振蕩器電路基于CMOS反相器門(mén)的多諧振蕩器電路工作波形（1）電容充電過(guò)程）電容充電過(guò)程假設(shè)在t=0時(shí)刻vI1=0，電容電壓為0，vI1與vO2為低電平, vO1為高電平，電源通過(guò)R為C充電，vI1電壓開(kāi)始上升。當(dāng)vI1電壓達(dá)到VTH時(shí)，vO1跳變?yōu)榈碗娖?，vO2跳變?yōu)楦唠娖剑瑥亩M(jìn)一步抬升vI1電壓（該電壓受CMOS反相器內(nèi)部保護(hù)電路限制），vO1保持低電平，C開(kāi)始向地放電，這時(shí)進(jìn)入電容放電過(guò)程?；贑MOS反相器門(mén)的多諧振蕩器電路工作波形（2）電容放電過(guò)程）電容放電過(guò)程隨著電容的不斷放電，vI1

11、下降，當(dāng)vI1下降到VTH時(shí)，vO1跳變?yōu)楦唠娖?，vO2跳變?yōu)榈碗娖?，從而進(jìn)一步拉底vI1電壓（該電壓受CMOS反相器內(nèi)部保護(hù)電路限制），vO1保持為高電平，開(kāi)始對(duì)C充電，這時(shí)進(jìn)入電容充電過(guò)程。其充放電時(shí)間為1lnDDnDDTHVVTRCVV 2lnlnnDDpnDDpnTHnTHVVVVVVTRCRCVVVV 若忽略過(guò)沖電壓，則可寫(xiě)為：1lnDDDDTHVTRCVV2lnDDTHVTRCV則其諧振周期為：212lnDDTHDDTHVTTTRCVVV若考慮CMOS反相器的門(mén)限VTH=1/2VDD，則有周期及占空比為：ln41.4TRCRC150%TDT6.2.2 基于施密特電路的多諧振蕩器電路

12、22（1）電容充電過(guò)程）電容充電過(guò)程假設(shè)電容初始電壓為0,則vI為低電平，vO為高電平并通過(guò)R為C充電。在電容充電過(guò)程中，vI不斷增長(zhǎng)，當(dāng)達(dá)到VT+時(shí)，vO跳變?yōu)榈碗娖剑@時(shí)通過(guò)R對(duì)C進(jìn)行放電，電路進(jìn)入電容放電過(guò)程。（2）電容放電過(guò)程）電容放電過(guò)程隨著電容的不斷放電，vI開(kāi)始下降，當(dāng)vI低于VT-時(shí)，vO跳變?yōu)楦唠娖?，并通過(guò)R開(kāi)始向C充電，電路進(jìn)入電容充電過(guò)程。 基于施密特電路的多諧振蕩器電路工作波形基于施密特電路的多諧振蕩器電路工作波形其充放電時(shí)間分別為：1lnDDTDDTVVTRCVV20lnln0TTTTVVTRCRCVV可見(jiàn)通過(guò)R和C的調(diào)節(jié)即可改變其工作頻率。振蕩周期為:12lnDDT

13、TDDTTVVVTTTRCVVV6.2.3 石英晶體多諧振蕩器在一些數(shù)字電路設(shè)計(jì)中，需要穩(wěn)定的頻率源，如數(shù)字時(shí)鐘的時(shí)鐘信號(hào)頻率穩(wěn)定性決定著計(jì)時(shí)的準(zhǔn)確性。而前面用門(mén)電路構(gòu)建的多諧振蕩器振蕩頻率主要取決于電路充、放電時(shí)間，容易受到器件特性、工作環(huán)境的影響，所以頻率穩(wěn)定性不高。在多諧振蕩器中引入石英晶體器件是多諧振蕩器穩(wěn)頻的一種重要方法。24(a)石英符號(hào) (b)石英電抗諧振特性 (c)石英晶體多諧振蕩器電路圖(a)(b)(c)它有一個(gè)串聯(lián)諧振頻率它有一個(gè)串聯(lián)諧振頻率fs（諧振時(shí)阻抗為零，相對(duì)于諧振時(shí)器件短路），和（諧振時(shí)阻抗為零，相對(duì)于諧振時(shí)器件短路），和一個(gè)并聯(lián)諧振頻率一個(gè)并聯(lián)諧振頻率fP（諧振

14、時(shí)阻抗為無(wú)窮大，相對(duì)于諧振時(shí)器件開(kāi)路）（諧振時(shí)阻抗為無(wú)窮大，相對(duì)于諧振時(shí)器件開(kāi)路）;(c)給出了回路中串聯(lián)石英晶體的多諧振蕩器電路，這里利用電阻給出了回路中串聯(lián)石英晶體的多諧振蕩器電路，這里利用電阻R將反相器將反相器偏置于線型放大區(qū)（一般，偏置于線型放大區(qū)（一般，TTL門(mén)為門(mén)為1 k,CMOS門(mén)為門(mén)為10M左右），形成反左右），形成反向放大器，并采用隔離電容向放大器，并采用隔離電容C1實(shí)現(xiàn)反相器實(shí)現(xiàn)反相器G1和和G2之間的耦合。利用之間的耦合。利用C2與與R構(gòu)構(gòu)成一個(gè)頻率極點(diǎn)形成模擬低通濾波器響應(yīng)，從而抑制高次諧波（設(shè)計(jì)上使成一個(gè)頻率極點(diǎn)形成模擬低通濾波器響應(yīng)，從而抑制高次諧波（設(shè)計(jì)上使2RC

15、2fs1）。石英晶體連接兩個(gè)反向放大器形成正反饋環(huán)路，電路僅僅在石）。石英晶體連接兩個(gè)反向放大器形成正反饋環(huán)路，電路僅僅在石英晶體的串聯(lián)諧振頻率英晶體的串聯(lián)諧振頻率fs處實(shí)現(xiàn)良好的正反饋振蕩，由于石英晶體處實(shí)現(xiàn)良好的正反饋振蕩，由于石英晶體Q值較高，值較高，具有較強(qiáng)的頻率選擇特性（相當(dāng)于一個(gè)帶通濾波器），所以振蕩頻率就僅取具有較強(qiáng)的頻率選擇特性（相當(dāng)于一個(gè)帶通濾波器），所以振蕩頻率就僅取決于石英晶體的串聯(lián)諧振頻率決于石英晶體的串聯(lián)諧振頻率fs，具有非常高的穩(wěn)定度，具有非常高的穩(wěn)定度.帶整形緩沖級(jí)的石英晶體多諧振蕩器其波形并非方波，并且輸出驅(qū)動(dòng)能力也有限，實(shí)際應(yīng)用中可在輸出端再加入一級(jí)反相器：6

16、.3 555定時(shí)器及其典型應(yīng)用6.3.1 555定時(shí)器原理6.3.2 555定時(shí)器的應(yīng)用6.3.1 555定時(shí)器原理555定時(shí)器是一種模-數(shù)混合信號(hào)集成電路，由Hans Camenzind在Signetics公司設(shè)計(jì)完成，于1972年推出后，由于其使用靈活、方便，在波形的產(chǎn)生與變換、信號(hào)控制與檢測(cè)等領(lǐng)域都得到了極為廣泛的應(yīng)用，國(guó)際上各主要的電子器件公司也都相繼生產(chǎn)了各自的555定時(shí)器芯片產(chǎn)品。依據(jù)工藝不同可分為雙極型和CMOS兩種類型的產(chǎn)品，其芯片架構(gòu)與工作原理基本相同，芯片外部排列也相同，一般來(lái)說(shuō)雙極性555定時(shí)器芯片驅(qū)動(dòng)能力較強(qiáng)，CMOS型555定時(shí)器芯片驅(qū)動(dòng)能力較弱，但具有低功耗的特點(diǎn)。

17、它主要包括模擬比較器C1和C2，與非門(mén)G1和G2構(gòu)成的RS鎖存器，NPN晶體三極管Q1構(gòu)成的放電開(kāi)關(guān)。其中：第3引腳vO出數(shù)字電平信號(hào)；第4引腳RD（低電平有效）是輸出置零端；Q1可對(duì)第7引腳vOD進(jìn)行放電，第1引腳為GND；第6引腳vI1是比較器C1的負(fù)輸入端口（稱為閾值端），第2引腳vI2是比較器C2的正輸入端口（稱為觸發(fā)端），三個(gè)5 k相同的串聯(lián)電阻構(gòu)成對(duì)供電電壓VCC(第8引腳)的分壓網(wǎng)絡(luò)，為比較器C1和C2分別提供VR1=2/3VCC和VR2=1/3VCC的默認(rèn)門(mén)限電壓，當(dāng)外部控制電壓驅(qū)動(dòng)引腳VCO（第5引腳）接固定電壓時(shí)，則有VR1=vCO, VR2=1/2vCO。且一直都有VR2

18、=1/2VR1。 (a)555定時(shí)器電路結(jié)構(gòu)(b) 555定時(shí)器封裝引腳順序輸入輸入輸出輸出RDvI1vI2vOQ1低xx低導(dǎo)通高VR1VR2低導(dǎo)通高VR2保持保持高VR1VR1VR2高關(guān)斷555定時(shí)器功能表定時(shí)器功能表6.3.2 555定時(shí)器的應(yīng)用一、構(gòu)成施密特觸發(fā)器將555定時(shí)器芯片第6引腳和第2引腳接在一起形成電路輸入vI，將第5引腳接0.01F旁路電容以濾除比較器門(mén)限電壓噪聲，第7引腳懸空，第4引腳接VCC以使芯片正常工作：如果vI由0開(kāi)始以恒定斜率上升時(shí)，當(dāng)vI1/3VCC時(shí)，R=高、S=低，輸出vO為高；當(dāng)1/3VCCvI2/3VCC時(shí)，R=低、S=高，輸出vO跳變?yōu)榈?。如果vI由

19、高開(kāi)始以恒定斜率下降時(shí)，當(dāng) vI2/3VCC時(shí)，R=低、S=高，輸出vO為低；當(dāng)1/3VCCvI2/3VCC時(shí)，R=高、S=高，輸出vO維持為低；當(dāng)vIVCC/3）時(shí)，如果芯片上電后RS鎖存器Q=0 0時(shí)，vO=0 0，Q1導(dǎo)通，vC=0，R=1 1、S=1 1，RS鎖存器保持狀態(tài)不變；如果芯片上電后RS鎖存器Q=1 1時(shí)，vO=1 1，Q1截止，電源通過(guò)R向C充電，vC上升到2VCC/3時(shí)，R=0 0,S=1 1，鎖存器Q=0 0，vO輸出低電平，而后vC被放電為低電平，R=1 1、S=1 1，RS鎖存器保持狀態(tài)不變。所以當(dāng)vI處于高電平（vIVCC/3）時(shí)vO為低、vC為低。暫穩(wěn)態(tài)分析：暫穩(wěn)態(tài)分析：當(dāng)vI由高電平跳變?yōu)殡娖叫纬啥堂}沖觸發(fā)信號(hào)（vIVCC/3），S=0 0，vO跳變?yōu)楦唠娖剑琎1關(guān)斷，vC開(kāi)始上升，短暫時(shí)間后vI跳回電平，這時(shí)S=1 1、R=1 1,電路進(jìn)入暫穩(wěn)態(tài)。當(dāng)vC充電至2VCC/3時(shí)，R=0 0、S=1 1，vO跳變?yōu)榈碗娖?，Q1導(dǎo)通，然后將vC拉為低電平，R=1 1、S=1 1，系統(tǒng)保持為穩(wěn)態(tài)（vO為低、vC為低）。35忽略NPN開(kāi)關(guān)Q1產(chǎn)生的開(kāi)關(guān)導(dǎo)通壓差，則