電路板設(shè)術(shù)語(yǔ)

1、電路板設(shè)術(shù)語(yǔ)1.信號(hào)完整性（Signal Integrity）：就是指電路系統(tǒng)中信號(hào)的質(zhì)量,如果在要求的時(shí)間內(nèi),信號(hào)能不失真地從源端傳送到接收端,我們就稱該信號(hào)是完整的。2.傳輸線（Transmission Line）：由兩個(gè)具有一定長(zhǎng)度的導(dǎo)體組成回路的連接線,我們稱之為傳輸線,有時(shí)也被稱為延遲線。3.集總電路（Lumped circuit）：在一般的電路分析中,電路的所有參數(shù),如阻抗、容抗、感抗都集中于空間的各個(gè)點(diǎn)上,各個(gè)元件上,各點(diǎn)之間的信號(hào)是瞬間傳遞的,這種理想化的電路模型稱為集總電路。4.分布式系統(tǒng)(Distributed System)：實(shí)際的電路情況是各種參數(shù)分布于電路所在空間的各

2、處,當(dāng)這種分散性造成的信號(hào)延遲時(shí)間與信號(hào)本身的變化時(shí)間相比已不能忽略的時(shí)侯,整個(gè)信號(hào)通道是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò),這就是一個(gè)典型的分布參數(shù)系統(tǒng)。5.上升/下降時(shí)間（Rise/Fall Time）：信號(hào)從低電平跳變?yōu)楦唠娖剿枰臅r(shí)間,通常是量度上升/下降沿在10%-90%電壓幅值之間的持續(xù)時(shí)間,記為Tr。6.截止頻率（Knee Frequency）：這是表征數(shù)字電路中集中了大部分能量的頻率范圍（0.5/Tr）,記為Fknee,一般認(rèn)為超過(guò)這個(gè)頻率的能量對(duì)數(shù)字信號(hào)的傳輸沒(méi)有任何影響。7.特征阻抗（Characteristic Impedance）：交流信號(hào)在傳輸線上傳播中的每一步遇到不變

3、的瞬間阻抗就被稱為特征阻抗,也稱為浪涌阻抗,記為Z0。可以通過(guò)傳輸線上輸入電壓對(duì)輸入電流的比率值(V/I)來(lái)表示。8.傳輸延遲（Propagation delay）：指信號(hào)在傳輸線上的傳播延時(shí),與線長(zhǎng)和信號(hào)傳播速度有關(guān),記為tPD。9.微帶線（Micro-Strip）：指只有一邊存在參考平面的傳輸線。10.帶狀線（Strip-Line）：指兩邊都有參考平面的傳輸線。11.趨膚效應(yīng)（Skin effect）：指當(dāng)信號(hào)頻率提高時(shí),流動(dòng)電荷會(huì)漸漸向傳輸線的邊緣靠近,甚至中間將沒(méi)有電流通過(guò)。與此類似的還有集束效應(yīng),現(xiàn)象是電流密集區(qū)域集中在導(dǎo)體的內(nèi)側(cè)。12.反射（Reflection）：指由于阻抗不匹配

4、而造成的信號(hào)能量的不完全吸收,發(fā)射的程度可以有反射系數(shù)表示。13.過(guò)沖/下沖（Over shoot/under shoot）：過(guò)沖就是指接收信號(hào)的第一個(gè)峰值或谷值超過(guò)設(shè)定電壓對(duì)于上升沿是指第一個(gè)峰值超過(guò)最高電壓;對(duì)于下降沿是指第一個(gè)谷值超過(guò)最低電壓,而下沖就是指第二個(gè)谷值或峰值。14.振蕩：在一個(gè)時(shí)鐘周期中,反復(fù)的出現(xiàn)過(guò)沖和下沖,我們就稱之為振蕩。振蕩根據(jù)表現(xiàn)形式可分為振鈴（Ringing）和環(huán)繞振蕩,振鈴為欠阻尼振蕩,而環(huán)繞振蕩為過(guò)阻尼振蕩。匹配（Termination）：指為了消除反射而通過(guò)添加電阻或電容器件來(lái)達(dá)到阻抗一致的效果。因?yàn)橥ǔ２捎迷谠炊嘶蚪K端,所以也稱為端接。15.串?dāng)_：串?dāng)_是

5、指當(dāng)信號(hào)在傳輸線上傳播時(shí),因電磁耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾,這種干擾是由于傳輸線之間的互感和互容引起的。信號(hào)回流（Return current）：指伴隨信號(hào)傳播的返回電流。16.自屏蔽（Self shielding）：信號(hào)在傳輸線上傳播時(shí),靠大電容耦合抑制電場(chǎng),靠小電感耦合抑制磁場(chǎng)來(lái)維持低電抗的方法稱為自屏蔽。17.前向串?dāng)_（Forward Crosstalk）：指干擾源對(duì)犧牲源的接收端產(chǎn)生的第一次干擾,也稱為遠(yuǎn)端干擾(Far-end crosstalk)。18.后向串?dāng)_（Forward Crosstalk）：指干擾源對(duì)犧牲源的發(fā)送端產(chǎn)生的第一次干擾,也稱為近端干擾(Near

6、-end crosstalk)。19.屏蔽效率（SE）：是對(duì)屏蔽的適用性進(jìn)行評(píng)估的一個(gè)參數(shù),單位為分貝。吸收損耗：吸收損耗是指電磁波穿過(guò)屏蔽罩的時(shí)候能量損耗的數(shù)量。20.反射損耗：反射損耗是指由于屏蔽的內(nèi)部反射導(dǎo)致的能量損耗的數(shù)量,他隨著波阻和屏蔽阻抗的比率而變化。21.校正因子：表示屏蔽效率下降的情況的參數(shù),由于屏蔽物吸收效率不高,其內(nèi)部的再反射會(huì)使穿過(guò)屏蔽層另一面的能量增加,所以校正因子是個(gè)負(fù)數(shù),而且只使用于薄屏蔽罩中存在多個(gè)反射的情況分析。22.差模EMI：傳輸線上電流從驅(qū)動(dòng)端流到接收端的時(shí)候和它回流之間耦合產(chǎn)生的EMI,就叫做差模EMI。23.共模EMI：當(dāng)兩條或者多條傳輸線以相同的相

7、位和方向從驅(qū)動(dòng)端輸出到接收端的時(shí)候,就會(huì)產(chǎn)生共模輻射,既共模EMI。24.發(fā)射帶寬：即最高頻率發(fā)射帶寬,當(dāng)數(shù)字集成電路從邏輯高低之間轉(zhuǎn)換的時(shí)候,輸出端產(chǎn)生的方波信號(hào)頻率并不是導(dǎo)致EMI的唯一成分。該方波中包含頻率范圍更寬廣的正弦諧波分量,這些正弦諧波分量是工程師所關(guān)心的EMI頻率成分,而最高的EMI頻率也稱為EMI的發(fā)射帶寬。25.電磁環(huán)境：存在于給定場(chǎng)所的所有電磁現(xiàn)象的總和。26.電磁騷擾：任何能引起裝置、設(shè)備或系統(tǒng)性能降低或者對(duì)有生命或者無(wú)生命物質(zhì)產(chǎn)生損害作用的電磁現(xiàn)象。27.電磁干擾：電磁騷擾引起設(shè)備、傳輸通道和系統(tǒng)性能的下降。28.電磁兼容性：設(shè)備或者系統(tǒng)在電磁環(huán)境中能正常工作且不對(duì)該

8、環(huán)境中任何事物構(gòu)成不能承受的電磁騷擾的能力。29.系統(tǒng)內(nèi)干擾：系統(tǒng)中出現(xiàn)由本系統(tǒng)內(nèi)部電磁騷擾引起的電磁干擾。30.系統(tǒng)間干擾：有其他系統(tǒng)產(chǎn)生的電磁干擾對(duì)一個(gè)系統(tǒng)造成的電磁干擾。31.靜電放電：具有不同靜電電位的物體相互接近或者接觸時(shí)候而引起的電荷轉(zhuǎn)移。建立時(shí)間（Setup Time）：建立時(shí)間就是接收器件需要數(shù)據(jù)提前于時(shí)鐘沿穩(wěn)定存在于輸入端的時(shí)間。32.保持時(shí)間（Hold Time）：為了成功的鎖存一個(gè)信號(hào)到接收端,器件必須要求數(shù)據(jù)信號(hào)在被時(shí)鐘沿觸發(fā)后繼續(xù)保持一段時(shí)間,以確保數(shù)據(jù)被正確的操作。這個(gè)最小的時(shí)間就是我們說(shuō)的保持時(shí)間。33.飛行時(shí)間（Flight Time）：指信號(hào)從驅(qū)動(dòng)端傳輸?shù)浇邮?/p>

9、端,并達(dá)到一定的電平之間的延時(shí),和傳輸延遲和上升時(shí)間有關(guān)。34.Tco：是指器件的輸入時(shí)鐘邊緣觸發(fā)有效到輸出信號(hào)有效的時(shí)間差,這是信號(hào)在器件內(nèi)部的所有延遲總和,一般包括邏輯延遲和緩沖延遲。緩沖延遲（buffer delay）：指信號(hào)經(jīng)過(guò)緩沖器達(dá)到有效的電壓輸出所需要的時(shí)間35.時(shí)鐘抖動(dòng)（Jitter）：時(shí)鐘抖動(dòng)是指時(shí)鐘觸發(fā)沿的隨機(jī)誤差,通?？梢杂脙蓚€(gè)或多個(gè)時(shí)鐘周期之間的差值來(lái)量度,這個(gè)誤差是由時(shí)鐘發(fā)生器內(nèi)部產(chǎn)生的,和后期布線沒(méi)有關(guān)系。36.時(shí)鐘偏移（Skew）：是指由同樣的時(shí)鐘產(chǎn)生的多個(gè)子時(shí)鐘信號(hào)之間的延時(shí)差異。假時(shí)鐘: 假時(shí)鐘是指時(shí)鐘越過(guò)閾值(threshold)無(wú)意識(shí)地改變了狀態(tài)(有時(shí)在V

10、IL 或VIH之間)。通常由于過(guò)分的下沖(undershoot)或串?dāng)_(crosstalk)引起。37.電源完整性(Power Integrity)： 指電路系統(tǒng)中的電源和地的質(zhì)量。38.同步開關(guān)噪聲（Simultaneous Switch Noise）：指當(dāng)器件處于開關(guān)狀態(tài),產(chǎn)生瞬間變化的電流（di/dt）,在經(jīng)過(guò)回流途徑上存在的電感時(shí),形成交流壓降,從而引起噪聲,簡(jiǎn)稱SSN。也稱為i噪聲。39.地彈（Ground Bounce）：指由于封裝電感而引起地平面的波動(dòng),造成芯片地和系統(tǒng)地不一致的現(xiàn)象。同樣,如果是由于封裝電感引起的芯片和系統(tǒng)電源差異,就稱為電源反彈（Power Bounce）。1

11、. 按電路模塊進(jìn)行布局，實(shí)現(xiàn)同一功能的相關(guān)電路稱為一個(gè)模塊，電路模塊中的元件應(yīng)采用就近集中原則，同時(shí)數(shù)字電路和模擬電路分開2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔周圍1.27mm 內(nèi)不得貼裝元、器件，螺釘?shù)劝惭b孔周圍3.5mm（對(duì)于M2.5）、4mm（對(duì)于M3）內(nèi)不得貼裝元器件。3. 臥裝電阻、電感（插件）、電解電容等元件的下方避免布過(guò)孔，以免波峰焊后過(guò)孔與元件殼體短路。4. 元器件的外側(cè)距板邊的距離為5mm。5. 貼裝元件焊盤的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm。6. 金屬殼體元器件和金屬件（屏蔽盒等）不能與其它元器件相碰，不能緊貼印制線、焊盤，其間距應(yīng)大于2mm。定位孔、緊固件安裝孔、橢圓孔及板中

12、其它方孔外側(cè)距板邊的尺寸大于3mm。7. 發(fā)熱元件不能緊鄰導(dǎo)線和熱敏元件；高熱器件要均衡分布8. 電源插座要盡量布置在印制板的四周，電源插座與其相連的匯流條接線端應(yīng)布置在同側(cè)。特別應(yīng)注意不要把電源插座及其它焊接連接器布置在連接器之間，以利于這些插座、連接器的焊接及電源線纜設(shè)計(jì)和扎線。電源插座及焊接連接器的布置間距應(yīng)考慮方便電源插頭的插拔。9. 其它元器件的布置所有IC 元件單邊對(duì)齊，有極性元件極性標(biāo)示明確，同一印制板上極性標(biāo)示不得多于兩個(gè)方向出現(xiàn)兩個(gè)方向時(shí)，兩個(gè)方向互相垂直。10、板面布線應(yīng)疏密得當(dāng)，當(dāng)疏密差別太大時(shí)應(yīng)以網(wǎng)狀銅箔填充，網(wǎng)格大于8mil(或0.2mm)。11、貼片焊盤上不能有通孔

13、，以免焊膏流失造成元件虛焊。重要信號(hào)線不準(zhǔn)從插座腳間穿過(guò)。12、貼片單邊對(duì)齊，字符方向一致，封裝方向一致。13、有極性的器件在以同一板上的極性標(biāo)示方向盡量保持一致元件布線規(guī)則1、 畫定布線區(qū)域距PCB板邊1mm的區(qū)域內(nèi)，以及安裝孔周圍1mm內(nèi)，禁止布線2、 電源線盡可能的寬，不應(yīng)低于18mil；信號(hào)線寬不應(yīng)低于12mil；cpu入出線不應(yīng)低于10mil（或8mil）；線間距不低于10mil3、 正常過(guò)孔不低于30mil4、 雙列直插：焊盤60mil，孔徑40mil1/4W電阻： 51*55mil（0805表貼）；直插時(shí)焊盤62mil，孔徑42mil無(wú)極電容： 51*55mil（0805表貼）；

14、直插時(shí)焊盤50mil，孔徑28mil5、 注意電源線與地線應(yīng)盡可能呈放射狀，以及信號(hào)線不能出現(xiàn)回環(huán)走線印制電路板(PCB)在電子產(chǎn)品中，起到支撐電路元件和器件的作用，它同時(shí)還提供電路元件和器件之間的電氣連接。其實(shí)，PCB的設(shè)計(jì)，遠(yuǎn)非排列、固定元器件，連通元器件引腳這樣簡(jiǎn)單，PCB設(shè)計(jì)的好壞對(duì)產(chǎn)品的抗干擾能力影響很大，甚至對(duì)今后產(chǎn)品的性能起決定性的作用。隨著電于技術(shù)的飛速發(fā)展，元器件和產(chǎn)品的外型尺寸都越來(lái)越小，工作頻率越來(lái)越高，使得PCB上元器件的密度大幅提高，增加了PCB設(shè)計(jì)、加工的難度。因此，PCB設(shè)計(jì)始終是電子產(chǎn)品開發(fā)設(shè)計(jì)中最重要的內(nèi)容之一。 一、布局與布線是設(shè)計(jì)中的兩個(gè)最重要內(nèi)容所謂布局

15、就是把電路圖上所有的元器件都合理地安排到有限面積的PCB上。最關(guān)鍵的問(wèn)題是：開關(guān)、按鈕、旋鈕等操作件，以及結(jié)構(gòu)件（以下簡(jiǎn)稱“特殊元件”）等，必須被安排在指定的位置上；其他元器件的位置安排，必須同時(shí)兼顧到布線的布通率和電氣性能的最優(yōu)化，以及今后的生產(chǎn)工藝和造價(jià)等多方面因素。這種“兼顧”往往是對(duì)設(shè)計(jì)師的水平和經(jīng)驗(yàn)的挑戰(zhàn)。布線就是在布局之后，通過(guò)設(shè)計(jì)銅鉑的走線圖，按照原理圖連通所有的走線。顯然，布局的合理程度直接影響布線的成功率，往往在布線過(guò)程中還需要對(duì)布局作適當(dāng)?shù)恼{(diào)整。布線設(shè)計(jì)可以采用雙層走線和單層走線，對(duì)于極其復(fù)雜的設(shè)計(jì)也可以考慮采用多層布線方案，但為了降低產(chǎn)品的造價(jià)，一般應(yīng)盡量采用單層布線方案

16、。對(duì)于個(gè)別無(wú)法布通的走線，可以采用標(biāo)準(zhǔn)間距短跳線或長(zhǎng)跳線（軟線）連通。二、設(shè)計(jì)的一般原則1.尺寸大小和形狀的確定首先根據(jù)產(chǎn)品的機(jī)械結(jié)構(gòu)確定。當(dāng)空間位置較富余時(shí)，應(yīng)盡量選擇小面積的。因?yàn)槊娣e太大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加，但還要充分考慮到元器件的散熱和鄰近走線易受干擾等因素。2.布局 · 特殊元件的布局原則 盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不

17、易觸及的地方。重量超過(guò)的元器件、應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，且應(yīng)考慮散熱問(wèn)題。熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。對(duì)于電位器、可調(diào)電感線圈、可變電容器、微動(dòng)開關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便于調(diào)節(jié)的地方；若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。應(yīng)留出PCB定位孔及固定支架所占用的位置。· 普通元器件的布局原則 按照電路的流程安排各個(gè)電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的流向。以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。元器件應(yīng)均勻、整

18、齊、緊湊地排列在上盡量減少和縮短各元器件之間的引線和連接。在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀而且裝焊容易易于批量生產(chǎn)。位于電路板邊緣的元器件，離電路板邊緣一般不小于。電路板的最佳形狀為矩形。長(zhǎng)寬比為：成：。電路板面尺寸大于時(shí)應(yīng)考慮電路板所受的機(jī)械強(qiáng)度。3布線 相同信號(hào)的電路模塊輸入端與輸出端的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。印制銅鉑導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基扳間的粘附強(qiáng)度和流過(guò)它們的電流值決定。當(dāng)銅箔厚度為 ，導(dǎo)線寬度為時(shí)，通過(guò)的電流，溫升不會(huì)高于，可滿足一般的設(shè)計(jì)要求，其他情況下的銅鉑寬度選擇可依次

19、類推。對(duì)于集成電路，尤其是數(shù)字電路，通常選導(dǎo)線寬度就可以了。當(dāng)然，只要允許，還是盡可能用寬線尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對(duì)于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至。由于直角或銳角在高頻電路中會(huì)影響電氣性能，因此印制銅鉑導(dǎo)線的拐彎處一般取圓弧形。此外，盡量避免使用大面積銅箔，否則長(zhǎng)時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。4焊盤 焊盤用來(lái)焊接元器件的引腳，對(duì)于無(wú)固定支架的元器件，焊盤也起到支撐、固定元器件的承重作用。焊盤中心孔要比元器件引線直徑稍大一

20、些，但焊盤太大時(shí)易形成虛焊。一般情況下，焊盤外徑不小于()，其中為焊盤中心孔徑。對(duì)高密度的數(shù)字電路，焊盤最小直徑可取()。在位置許可的情況下，焊盤面積宜大不宜小；位置擁擠時(shí)，也可采用異型（橢圓或長(zhǎng)方形）焊盤，以增加焊盤的實(shí)際有效面積。三、及電路抗干擾措施抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，是一個(gè)很復(fù)雜的技術(shù)問(wèn)題。這里僅就抗干擾設(shè)計(jì)中的幾項(xiàng)最基本的措施做一些簡(jiǎn)要說(shuō)明。更詳細(xì)的方法請(qǐng)參閱專業(yè)書籍。電源線設(shè)計(jì) 根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。尤其要注意使電源線、地線中的供電方向，與數(shù)據(jù)、信號(hào)的傳遞方向相反，即：從末級(jí)向前級(jí)推進(jìn)的供電方式，這樣有助于增強(qiáng)抗噪聲能力。地線設(shè)計(jì)

21、 地線既是特殊的電源線，也是信號(hào)線。除了遵循電源線設(shè)計(jì)的一般原則外，還要做到：不同的信號(hào)對(duì)地線的結(jié)構(gòu)有不同的要求。數(shù)字地與模擬地分開，若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開；低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地；高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量用柵格狀大面積地箔。接地線應(yīng)盡量加粗。若接地線太細(xì)，接地電位將隨電流的變化和信號(hào)頻率的變化而變化，使噪聲加大，嚴(yán)重時(shí)將引起自激。因此應(yīng)盡量加粗接地線，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線寬度應(yīng)在以上。數(shù)字電路系統(tǒng)的接地線構(gòu)成閉環(huán)路，能提高抗噪聲能力。退藕電容配置

22、 設(shè)計(jì)的常規(guī)做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩蕴岣唠娫椿芈返目垢蓴_能力。退藕電容的一般配置原則是：電源輸入端跨接的電解電容器。如有可能，接以上的更好。原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)的瓷片電容，如遇印制板空隙不夠，可每個(gè)芯片布置一個(gè)的鉭電容。對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 、存儲(chǔ)器件，應(yīng)在芯片的電源線和地線引腳之間直接接入退藕電容。電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。此外，還應(yīng)注意以下兩點(diǎn)：a）在印制板中有接觸器、繼電器、按鈕等元件時(shí)，操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須采用電路來(lái)吸收放電電流。一般取，取。b）的輸入阻抗很高，且易受感應(yīng)干擾，因此在

23、使用時(shí)對(duì)不用使用的端子要接地或接正電源。四、設(shè)計(jì)的一般步驟確定尺寸、形狀；確定特殊元件的位置；確定普通元器件位置；嘗試布線；修改布局；布設(shè)短線；布設(shè)長(zhǎng)線；優(yōu)化電源線；工藝設(shè)計(jì)；標(biāo)注與文字?？梢越柚鶳ROTEL等輔助設(shè)計(jì)軟件，輔助完成布線設(shè)計(jì)。介紹一些基本的PCB布線技巧一、在PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的， 在整個(gè)PCB中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、 雙面布線及多層布線。布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前， 可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰

24、平行， 以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定， 包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線。 并試著重新再布線，以改進(jìn)總體效果。對(duì)目前高密度的PCB設(shè)計(jì)已感覺到貫通孔不太適應(yīng)了， 它浪費(fèi)了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用， 還省出許多布線通道使布線過(guò)程完成得更加方便，更加流暢，更為完善，PCB 板的設(shè)計(jì)過(guò)程是

25、一個(gè)復(fù)雜而又簡(jiǎn)單的過(guò)程，要想很好地掌握它，還需廣大電子工程設(shè)計(jì)人員去自已體會(huì)， 才能得到其中的真諦。 1 電源、地線的處理既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、 地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來(lái)說(shuō)都明白地線與電源線之間噪音所產(chǎn)生的原因， 現(xiàn)只對(duì)降低式抑制噪音作以表述：眾所周知的是在電源、地線之間加上去耦電容。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線電源線信號(hào)線，通常信號(hào)線寬為：0.20.

26、3mm,最經(jīng)細(xì)寬度可達(dá)0.050.07mm,電源線為1.22.5mm對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路, 即構(gòu)成一個(gè)地網(wǎng)來(lái)使用(模擬電路的地不能這樣使用)用大面積銅層作地線用,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影澹娫?，地線各占用一層。二、 數(shù)字電路與模擬電路的共地處理現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線上的噪音干擾。數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整人PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)

27、，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來(lái)決定。三、信號(hào)線布在電（地）層上在多層印制板布線時(shí)，由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?四、大面積導(dǎo)體中連接腿的處理在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需

28、要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：焊接需要大功率加熱器。容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層腿的處理相同。 五、 布線中網(wǎng)絡(luò)系統(tǒng)的作用在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過(guò)大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無(wú)效的，如被元件腿的焊

29、盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過(guò)疏，通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來(lái)支持布線的進(jìn)行。標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。6 設(shè)計(jì)規(guī)則檢查（DRC）布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面：線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。電源線和地線的寬度是

30、否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短，加保護(hù)線，輸入線及輸出線被明顯地分開。模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。后加在PCB中的圖形（如圖標(biāo)、注標(biāo)）是否會(huì)造成信號(hào)短路。對(duì)一些不理想的線形進(jìn)行修改。在PCB上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤上，以免影響電裝質(zhì)量。多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。 布線（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多

31、數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見，布線在高速PCB設(shè)計(jì)中是至關(guān)重要的。下面將針對(duì)實(shí)際布線中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線策略。主要從直角走線，差分走線，蛇形線等三個(gè)方面來(lái)闡述。1 直角走線直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不光是直角走線，頓角，銳角走線都可能會(huì)造成阻抗變化的情況。直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間；二

32、是阻抗不連續(xù)會(huì)造成信號(hào)的反射；三是直角尖端產(chǎn)生的EMI。傳輸線的直角帶來(lái)的寄生電容可以由下面這個(gè)經(jīng)驗(yàn)公式來(lái)計(jì)算：C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效電容（單位：pF），W指走線的寬度（單位：inch），r指介質(zhì)的介電常數(shù)，Z0就是傳輸線的特征阻抗。舉個(gè)例子，對(duì)于一個(gè)4Mils的50歐姆傳輸線（r為4.3）來(lái)說(shuō)，一個(gè)直角帶來(lái)的電容量大概為0.0101pF，進(jìn)而可以估算由此引起的上升時(shí)間變化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通過(guò)計(jì)算可以看出，直角走線帶來(lái)的電容效應(yīng)是極其微小的。由于直角走線的線寬增加，該處的阻抗將

33、減小，于是會(huì)產(chǎn)生一定的信號(hào)反射現(xiàn)象，我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計(jì)算公式來(lái)算出線寬增加后的等效阻抗，然后根據(jù)經(jīng)驗(yàn)公式計(jì)算反射系數(shù)：=(Zs-Z0)/(Zs+Z0)，一般直角走線導(dǎo)致的阻抗變化在7%-20%之間，因而反射系數(shù)最大為0.1左右。而且，從下圖可以看到，在W/2線長(zhǎng)的時(shí)間內(nèi)傳輸線阻抗變化到最小，再經(jīng)過(guò)W/2時(shí)間又恢復(fù)到正常的阻抗，整個(gè)發(fā)生阻抗變化的時(shí)間極短，往往在10ps之內(nèi)，這樣快而且微小的變化對(duì)一般的信號(hào)傳輸來(lái)說(shuō)幾乎是可以忽略的。很多人對(duì)直角走線都有這樣的理解，認(rèn)為尖端容易發(fā)射或接收電磁波，產(chǎn)生EMI，這也成為許多人認(rèn)為不能直角走線的理由之一。然而很多實(shí)際測(cè)試的結(jié)果顯示，直角

34、走線并不會(huì)比直線產(chǎn)生很明顯的EMI。也許目前的儀器性能，測(cè)試水平制約了測(cè)試的精確性，但至少說(shuō)明了一個(gè)問(wèn)題，直角走線的輻射已經(jīng)小于儀器本身的測(cè)量誤差。總的說(shuō)來(lái)，直角走線并不是想象中的那么可怕。至少在GHz以下的應(yīng)用中，其產(chǎn)生的任何諸如電容，反射，EMI等效應(yīng)在TDR測(cè)試中幾乎體現(xiàn)不出來(lái)，高速PCB設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局，電源/地設(shè)計(jì)，走線設(shè)計(jì)，過(guò)孔等其他方面。當(dāng)然，盡管直角走線帶來(lái)的影響不是很嚴(yán)重，但并不是說(shuō)我們以后都可以走直角線，注意細(xì)節(jié)是每個(gè)優(yōu)秀工程師必備的基本素質(zhì)，而且，隨著數(shù)字電路的飛速發(fā)展，PCB工程師處理的信號(hào)頻率也會(huì)不斷提高，到10GHz以上的RF設(shè)計(jì)領(lǐng)域，這些小小的直角

35、都可能成為高速問(wèn)題的重點(diǎn)對(duì)象。 2 差分走線差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)，什么另它這么倍受青睞呢？在PCB設(shè)計(jì)中又如何能保證其良好的性能呢？帶著這兩個(gè)問(wèn)題，我們進(jìn)行下一部分的討論。何為差分信號(hào)？通俗地說(shuō)，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線就稱為差分走線。差分信號(hào)和普通的單端信號(hào)走線相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：a.抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩

36、條線上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。 b.能有效抑制EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。c.時(shí)序定位精確，由于差分信號(hào)的開關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號(hào)技術(shù)。對(duì)于PCB工程師來(lái)說(shuō)，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許

37、只要是接觸過(guò)Layout的人都會(huì)了解差分走線的一般要求，那就是“等長(zhǎng)、等距”。等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時(shí)候也是差分走線的要求之一。但所有這些規(guī)則都不是用來(lái)生搬硬套的，不少工程師似乎還不了解高速差分信號(hào)傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下PCB差分信號(hào)設(shè)計(jì)中幾個(gè)常見的誤區(qū)。誤區(qū)一：認(rèn)為差分信號(hào)不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。從圖1-8-15的接收端的結(jié)構(gòu)可以看到，晶體管Q3,Q4的發(fā)射極電流是等值

38、，反向的，他們?cè)诮拥靥幍碾娏髡孟嗷サ窒↖1=0），因而差分電路對(duì)于類似地彈以及其它可能存在于電源和地平面上的噪音信號(hào)是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號(hào)返回路徑，其實(shí)在信號(hào)回流分析上，差分走線和普通的單端走線的機(jī)理是一致的，即高頻信號(hào)總是沿著電感最小的回路進(jìn)行回流，最大的區(qū)別在于差分線除了有對(duì)地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路，圖1-8-16是單端信號(hào)和差分信號(hào)的地磁場(chǎng)分布示意圖。在PCB電路設(shè)計(jì)中，一般差分走線之間的耦合較小，往往只占1020%的耦合度，更多的還是對(duì)地的耦合，所以差分走線的主要回流路徑還是存在于地

39、平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時(shí)候，無(wú)參考平面的區(qū)域，差分走線之間的耦合才會(huì)提供主要的回流通路，見圖1-8-17所示。盡管參考平面的不連續(xù)對(duì)差分走線的影響沒(méi)有對(duì)普通的單端走線來(lái)的嚴(yán)重，但還是會(huì)降低差分信號(hào)的質(zhì)量，增加EMI，要盡量避免。也有些設(shè)計(jì)人員認(rèn)為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號(hào)，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號(hào)提供地阻抗回路，勢(shì)必會(huì)造成EMI輻射，這種做法弊大于利。誤區(qū)二：認(rèn)為保持等間距比匹配線長(zhǎng)更重要。在實(shí)際的PCB布線中，往往不能同時(shí)滿足差分設(shè)計(jì)的要求。由于管腳分布，過(guò)孔，以及走線空間等因素存在，必須通過(guò)適當(dāng)?shù)睦@線才能達(dá)到線長(zhǎng)匹

40、配的目的，但帶來(lái)的結(jié)果必然是差分對(duì)的部分區(qū)域無(wú)法平行，這時(shí)候我們?cè)撊绾稳∩崮兀吭谙陆Y(jié)論之前我們先看看下面一個(gè)仿真結(jié)果。從上面的仿真結(jié)果看來(lái)，方案1和方案2波形幾乎是重合的，也就是說(shuō)，間距不等造成的影響是微乎其微的，相比較而言，線長(zhǎng)不匹配對(duì)時(shí)序的影響要大得多（方案3）。再?gòu)睦碚摲治鰜?lái)看，間距不一致雖然會(huì)導(dǎo)致差分阻抗發(fā)生變化，但因?yàn)椴罘謱?duì)之間的耦合本身就不顯著，所以阻抗變化范圍也是很小的，通常在10%以內(nèi)，只相當(dāng)于一個(gè)過(guò)孔造成的反射，這對(duì)信號(hào)傳輸不會(huì)造成明顯的影響。而線長(zhǎng)一旦不匹配，除了時(shí)序上會(huì)發(fā)生偏移，還給差分信號(hào)中引入了共模的成分，降低信號(hào)的質(zhì)量，增加了EMI?？梢赃@么說(shuō)，PCB差分走線的設(shè)計(jì)

41、中最重要的規(guī)則就是匹配線長(zhǎng)，其它的規(guī)則都可以根據(jù)設(shè)計(jì)要求和實(shí)際應(yīng)用進(jìn)行靈活處理。誤區(qū)三：認(rèn)為差分走線一定要靠的很近。讓差分走線靠近無(wú)非是為了增強(qiáng)他們的耦合，既可以提高對(duì)噪聲的免疫力，還能充分利用磁場(chǎng)的相反極性來(lái)抵消對(duì)外界的電磁干擾。雖說(shuō)這種做法在大多數(shù)情況下是非常有利的，但不是絕對(duì)的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過(guò)彼此的強(qiáng)耦合達(dá)到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號(hào)走線的間距是最基本的途徑之一，電磁場(chǎng)能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過(guò)4倍線寬時(shí)，它們之間的干擾就極其微弱了，基本可以忽略。此外

42、，通過(guò)地平面的隔離也可以起到很好的屏蔽作用，這種結(jié)構(gòu)在高頻的（10G以上）IC封裝PCB設(shè)計(jì)中經(jīng)常會(huì)用采用，被稱為CPW結(jié)構(gòu)，可以保證嚴(yán)格的差分阻抗控制（2Z0），如圖1-8-19。差分走線也可以走在不同的信號(hào)層中，但一般不建議這種走法，因?yàn)椴煌膶赢a(chǎn)生的諸如阻抗、過(guò)孔的差別會(huì)破壞差模傳輸?shù)男Ч?，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會(huì)降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當(dāng)?shù)拈g距，串?dāng)_就不是個(gè)問(wèn)題。在一般頻率（GHz以下），EMI也不會(huì)是很嚴(yán)重的問(wèn)題，實(shí)驗(yàn)表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經(jīng)達(dá)到60dB，足以滿足FCC的電磁輻射標(biāo)準(zhǔn)，所以

43、設(shè)計(jì)者根本不用過(guò)分擔(dān)心差分線耦合不夠而造成電磁不兼容問(wèn)題。3 蛇形線蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識(shí)：蛇形線會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中，為了保證信號(hào)有足夠的保持時(shí)間，或者減小同組信號(hào)之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線。那么，蛇形線對(duì)信號(hào)傳輸有什么影響呢？走線時(shí)要注意些什么呢？其中最關(guān)鍵的兩個(gè)參數(shù)就是平行耦合長(zhǎng)度（Lp）和耦合距離（S），如圖1-8-21所示。很明顯，信號(hào)在蛇形走線上傳輸時(shí)，相互平行的線段之間會(huì)發(fā)生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大。

44、可能會(huì)導(dǎo)致傳輸延時(shí)減小，以及由于串?dāng)_而大大降低信號(hào)的質(zhì)量，其機(jī)理可以參考第三章對(duì)共模和差模串?dāng)_的分析。下面是給Layout工程師處理蛇形線時(shí)的幾點(diǎn)建議：1 盡量增加平行線段的距離（S），至少大于3H，H指信號(hào)走線到參考平面的距離。通俗的說(shuō)就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應(yīng)。2 減小耦合長(zhǎng)度Lp，當(dāng)兩倍的Lp延時(shí)接近或超過(guò)信號(hào)上升時(shí)間時(shí)，產(chǎn)生的串?dāng)_將達(dá)到飽和。3 帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號(hào)傳輸延時(shí)小于微帶走線（Micro-strip）。理論上，帶狀線不會(huì)因?yàn)椴钅４當(dāng)_影響傳輸速率。4 高速以及

45、對(duì)時(shí)序要求較為嚴(yán)格的信號(hào)線，盡量不要走蛇形線，尤其不能在小范圍內(nèi)蜿蜒走線。5 可以經(jīng)常采用任意角度的蛇形走線，如圖1-8-20中的C結(jié)構(gòu)，能有效的減少相互間的耦合。6 高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。7 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。1. 單面焊盤：不要用填充塊來(lái)充當(dāng)表面貼裝元件的焊盤，應(yīng)該用單面焊盤，通常情況下單面焊盤不鉆孔，所以應(yīng)將孔徑設(shè)置為0。2. 過(guò)孔與焊盤：過(guò)孔不要用焊盤代替，反之亦然。3. 文字要求：字符標(biāo)注等應(yīng)盡量避免上焊盤，尤其是表面貼裝元件的焊盤和在Botte

46、m層上的焊盤，更不應(yīng)印有字符和標(biāo)注。如果實(shí)在空間太小放不了字符而需放在焊盤上的，又無(wú)特殊聲明是否保留字符，我們?cè)谧霭鍟r(shí)將切除Bottem層上任何上焊盤的字符部分（不是整個(gè)字符切除）和切除TOP層上表貼元件焊盤上的字符部分，以保證焊接的可靠性。大銅皮上印字符的，先噴錫后印字符，字符不作切削。板外字符一律做刪除處理。4. 阻焊綠油要求：A. 凡是按規(guī)范設(shè)計(jì)，元件的焊接點(diǎn)用焊盤來(lái)表示，這些焊盤（包括過(guò)孔）均會(huì)自動(dòng)不上阻焊，但是若用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不作特別處理，阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯(cuò)誤。B. 電路板上除焊盤外，如果需要某些區(qū)域不上阻焊油墨（即特殊阻焊）

47、，應(yīng)該在相應(yīng)的圖層上（頂層的畫在Top Solder Mark層，底層的則畫在Bottom Solder Mask 層上）用實(shí)心圖形來(lái)表達(dá)不要上阻焊油墨的區(qū)域。比如要在Top層一大銅面上露出一個(gè)矩形區(qū)域上鉛錫，可以直接在Top Solder Mask層上畫出這個(gè)實(shí)心的矩形，而無(wú)須編輯一個(gè)單面焊盤來(lái)表達(dá)不上阻焊油墨。C對(duì)于有BGA的板，BGA焊盤旁的過(guò)孔焊盤在元件面均須蓋綠油。5. 鋪銅區(qū)要求：大面積鋪銅無(wú)論是做成網(wǎng)格或是鋪實(shí)銅，要求距離板邊大于0.5mm。對(duì)網(wǎng)格的無(wú)銅格點(diǎn)尺寸要求大于15mil×15mil，即網(wǎng)格參數(shù)設(shè)定窗口中Plane Settings中的(Grid Size值)-

48、(Track Width值)15mil，Track Width值10,如果網(wǎng)格無(wú)銅格點(diǎn)小于15mil×15mil在生產(chǎn)中容易造成線路板其它部位開路，此時(shí)應(yīng)鋪實(shí)銅，設(shè)定:(Grid Size值)-(Track Width值)-1mil。6. 外形的表達(dá)方式:外形加工圖應(yīng)該在Mech1層繪制，如板內(nèi)有異形孔、方槽、方孔等也畫在Mech1層上，最好在槽內(nèi)寫上CUT字樣及尺寸，在繪制方孔、方槽等的輪廓線時(shí)要考慮加工轉(zhuǎn)折點(diǎn)及端點(diǎn)的圓弧，因?yàn)橛脭?shù)控銑床加工，銑刀的直徑一般為2.4mm，最小不小于1.2mm。如果不用1/4圓弧來(lái)表示轉(zhuǎn)折點(diǎn)及端點(diǎn)圓角，應(yīng)該在Mech1層上用箭頭加以標(biāo)注，同時(shí)請(qǐng)標(biāo)注最

49、終外形的公差范圍，如圖： R1.2mm×4 CUT CUT CUT 長(zhǎng) 方 孔 孔 R 銑刀半徑7. 焊盤上開長(zhǎng)孔的表達(dá)方式：應(yīng)該將焊盤鉆孔孔徑設(shè)為長(zhǎng)孔的寬度，并在Mech1層上畫出長(zhǎng)孔的輪廓，注意兩頭是圓弧，考慮好安裝尺寸。8. 金屬化孔與非金屬化孔的表達(dá)：一般沒(méi)有作任何說(shuō)明的通層（Multilayer）焊盤孔，都將做孔金屬化，如果不要做孔金屬化請(qǐng)用箭頭和文字標(biāo)注在Mech1層上。對(duì)于板內(nèi)的異形孔、方槽、方孔等如果邊緣有銅箔包圍，請(qǐng)注明是否孔金屬化。常規(guī)下孔和焊盤一樣大或無(wú)焊盤的且又無(wú)電氣性能的孔視為非金屬化孔。platedNo plated No plated9. 元件腳是正方形

50、時(shí)如何設(shè)置孔尺寸：一般正方形插腳的邊長(zhǎng)小于3mm時(shí)，可以用圓孔裝配，孔徑應(yīng)設(shè)為稍大于（考慮動(dòng)配合）正方形的對(duì)角線值，千萬(wàn)不要大意設(shè)為邊長(zhǎng)值，否則無(wú)法裝配。對(duì)較大的方形腳應(yīng)在Mech1繪出方孔的輪廓線。10. 當(dāng)多塊不同的板繪在一個(gè)文件中，并希望分割交貨請(qǐng)?jiān)贛ech1層為每塊板畫一個(gè)邊框，板間留100mil的間距。11.鉆孔孔徑的設(shè)置與焊盤最小值的關(guān)系： 一般布線的前期放置元件時(shí)就應(yīng)考慮元件腳徑、焊盤直徑、過(guò)孔孔徑及過(guò)孔盤徑，以免布完線再修改帶來(lái)的不便。如果將元件的焊盤成品孔直徑設(shè)定為X mil，則焊盤直徑應(yīng)設(shè)定為X+18mil。D 焊盤銅箔 基材X 孔 d 孔的剖面圖 X：設(shè)定的焊孔徑(我公司

51、的工藝水平，最小值0.3mm)。d：生產(chǎn)時(shí)鉆孔孔徑（一般等于X+6mil）D：焊盤外徑：（d-X）/2：孔金屬化孔壁厚度過(guò)孔設(shè)置類似焊盤：一般過(guò)孔孔徑0.3mm，過(guò)孔盤設(shè)為X+16mil。12. 線寬 線距 焊盤與線間距 焊盤與焊盤間距 字符線寬 字符高度 建議值 8mil 8mil 8mil 8mil 8mil 45mil 極限值 5mil 5mil 5mil 5mil 6mil 35mil 13成品孔直徑（X）與電地隔離盤直徑（Y）關(guān)系：YX+42mil，隔離帶寬12mil。以上參數(shù)的下限值為工藝極限，為了更可靠請(qǐng)盡量略大于此值。 akin 2007-05-20 11:57 目前電子器材用

52、于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐證明，即使電路原理圖設(shè)計(jì)正確，印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)電子設(shè)備的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細(xì)平行線靠得很近，則會(huì)形成信號(hào)波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設(shè)計(jì)印制電路板的時(shí)候，應(yīng)注意采用正確的方法。 地線設(shè)計(jì) 在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部分干擾問(wèn)題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在地線設(shè)計(jì)中應(yīng)注意以下幾點(diǎn)：1.正確選擇單點(diǎn)接地與多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHz，它的布線和器件間的電感影響較小

53、，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在110MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。2.將數(shù)字電路與模擬電路分開電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。3.盡量加粗接地線若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，使它能通過(guò)三位于印制電路板的允許電流。如有可能，接地

54、線的寬度應(yīng)大于3mm。4.將接地線構(gòu)成閉環(huán)路 設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。 PROTEL技術(shù)大全 1.原理圖常見錯(cuò)誤： （1）ERC報(bào)告管腳沒(méi)有接入信號(hào)： a. 創(chuàng)建封裝時(shí)給管腳定義了I/O屬性； b.創(chuàng)建元件或放置元件時(shí)修改了不一致的grid屬性，管腳與線沒(méi)有連上； c. 創(chuàng)建元件時(shí)pin方向反向，必須非pin name端連線。 （2）元件跑到圖紙界外：沒(méi)有在元件庫(kù)圖表紙中心創(chuàng)建元件。 （3）創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb：生成netlist時(shí)沒(méi)有選擇為global。 （4）當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí)，千萬(wàn)不要使用ann