跟我學(xué)數(shù)字電子技術(shù)

1、第一章  數(shù)制與編碼  這一章主要講述的內(nèi)容是在數(shù)字設(shè)備中進(jìn)行算術(shù)運(yùn)算的基本知識(shí)-數(shù)制和一些常用的編碼。它是這門課程的基礎(chǔ)。我們在學(xué)習(xí)時(shí)把這一章的內(nèi)容分為五節(jié)，它們分別是：    § 1、1 進(jìn)位計(jì)數(shù)制     § 1、2 數(shù)值轉(zhuǎn)換     § 1、3 二進(jìn)制數(shù)的算術(shù)運(yùn)算    § 1、4 數(shù)的原碼、反碼及補(bǔ)碼     § 1、5 編碼 § 1、1 進(jìn)位計(jì)數(shù)

2、制   這一節(jié)我們來學(xué)習(xí)進(jìn)位計(jì)數(shù)制的概念和一些常用的進(jìn)位計(jì)數(shù)制。一：進(jìn)位計(jì)數(shù)制 它的概念描述為：把數(shù)劃分為不同的位數(shù)，逐位累加，加到一定數(shù)量之后，再從零開始，同時(shí)向高位進(jìn)位進(jìn)位計(jì)數(shù)制有三個(gè)要素：數(shù)符、進(jìn)位規(guī)律和進(jìn)位基數(shù)。什麼是進(jìn)位基數(shù)呢？即計(jì)數(shù)制中每個(gè)數(shù)位所使用的數(shù)碼符號的總數(shù)，它又被稱為進(jìn)位模數(shù)。我們經(jīng)常把數(shù)用每位權(quán)值與該位的數(shù)碼相乘展開。當(dāng)某位的數(shù)碼為“1”時(shí)所表征的數(shù)值即該位的權(quán)值。    例1：我們把十六進(jìn)制數(shù)N=（1FA3.B3）H按權(quán)展開式子為？       &#

3、160;                                              N=1*163+15*162+10*161+3*1

4、60+11*16-1+3*16-2 二：常用的進(jìn)位計(jì)數(shù)制我們用進(jìn)位計(jì)數(shù)制的三要素來描述一下二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制。如下表所示：常用進(jìn)制英文表示符號 數(shù)碼符號進(jìn)位規(guī)律 進(jìn)位基數(shù)二進(jìn)制B0、1逢二進(jìn)一2八進(jìn)制O0、1、2、3、4、5、6、7逢八進(jìn)一8十進(jìn)制D0、1、2、3、4、5、6、7、8、9逢十進(jìn)一10十六進(jìn)制H0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F逢十六進(jìn)一16 下一節(jié)             

5、60;   返回§ 1、2 數(shù)制轉(zhuǎn)換   在數(shù)字設(shè)備中計(jì)數(shù)用的是二進(jìn)制，但我們計(jì)數(shù)一般采用十進(jìn)制，那它們之間是怎樣轉(zhuǎn)換的呢？一：其它進(jìn)制轉(zhuǎn)換為十進(jìn)制  方法是：將其它進(jìn)制按權(quán)位展開，然后各項(xiàng)相加，就得到相應(yīng)的十進(jìn)制數(shù)。例1： N=（10110.101）B=（？）D 按權(quán)展開N=1*24+0*23+1*22+1*21+0*20+1*2-1+0*2-2+1*2-3         =16+4+2+0.5+0.125 =（22.625）D二：將十進(jìn)制轉(zhuǎn)換成其它進(jìn)

6、制  方法是： 它是分兩部分進(jìn)行的即整數(shù)部分和小數(shù)部分。整數(shù)部分：（基數(shù)除法）把我們要轉(zhuǎn)換的數(shù)除以新的進(jìn)制的基數(shù)，把余數(shù)作為新進(jìn)制的最低位； 把上一次得的商在除以新的進(jìn)制基數(shù)，把余數(shù)作為新進(jìn)制的次低位；            繼續(xù)上一步,直到最后的商為零,這時(shí)的余數(shù)就是新進(jìn)制的最高位.小數(shù)部分： （基數(shù)乘法）把要轉(zhuǎn)換數(shù)的小數(shù)部分乘以新進(jìn)制的基數(shù)，把得到的整數(shù)部分作為新進(jìn)制小數(shù)部分的最高位把上一步得的小數(shù)部分再乘以新進(jìn)制的基數(shù)，把整數(shù)部分

7、作為新進(jìn)制小數(shù)部分的次高位；繼續(xù)上一步，直到小數(shù)部分變成零為止。或者達(dá)到預(yù)定的要求也可以。例2 ： N=（68.125）D=（？）O 整數(shù)部分                         小數(shù)部分             &#

8、160;     （68.125）D=（104.1）O 三：二進(jìn)制與八進(jìn)制、十六進(jìn)制的相互轉(zhuǎn)換 二進(jìn)制轉(zhuǎn)換為八進(jìn)制、十六進(jìn)制:它們之間滿足23和24的關(guān)系，因此把要轉(zhuǎn)換的二進(jìn)制從低位到高位每3位或4位一組，高位不足時(shí)在有效位前面添“0”，然后把每組二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制或十六進(jìn)制即可八進(jìn)制、十六進(jìn)制轉(zhuǎn)換為二進(jìn)制時(shí)，把上面的過程逆過來即可。例3：N=（C1B）H=（？）B（C1B）H=1100/0001/1011=（110000011011）B  下一節(jié)      返回§ 1、3 二進(jìn)制數(shù)

9、的算術(shù)運(yùn)算我們知道十進(jìn)制可以進(jìn)行四則運(yùn)算,那麼二進(jìn)制能否進(jìn)行四則運(yùn)算？答案是肯定的。一：二進(jìn)制的四則運(yùn)算二進(jìn)制也可以進(jìn)行四則運(yùn)算，它的運(yùn)算規(guī)則如下所示：加運(yùn)算 0+0=0，0+1=1，1+0=1，1+1=10        逢2進(jìn)1減運(yùn)算 1-1=0，1-0=1，0-0=1，0-1=1（向高位借1當(dāng)2）乘運(yùn)算 0*0=0，0*1=0，1*0=0，1*1=1除運(yùn)算 二進(jìn)制只有兩個(gè)數(shù)（0，1），因此它的商是1或0.例1：求（1011101）B與（0010011）B之和例2： 求（1101）B與（0101）B的乘積通過例(1)我們

10、再來介紹兩個(gè)概念：半加和全加。半加是最低位的加數(shù)和被加數(shù)相加時(shí)，不考慮低位向本位進(jìn)位。全加是加數(shù)和被加數(shù)相加時(shí)，我們還要考慮低位向本位的進(jìn)位。下一節(jié)                          返回 § 1、4 數(shù)的原碼、反碼及補(bǔ)碼   我們知道在生活中,數(shù)是有正負(fù)之分,在數(shù)字設(shè)備中是怎樣表示數(shù)的正負(fù)符號呢？一：

11、數(shù)的表示形式 在生活中表示數(shù)的時(shí)候一般都是把正數(shù)前面加一個(gè)“+”，負(fù)數(shù)前面加一個(gè)“-”，但是在數(shù)字設(shè)備中，機(jī)器是不認(rèn)識(shí)這些的，我們就把“+”用“0”表示，“-”用“1”表示。原碼、反碼和補(bǔ)碼。這三種形式是怎樣表示的呢？如下所示：真值原碼反碼補(bǔ)碼例1：求+12和-12八位原碼、反碼、補(bǔ)碼形式它們的原碼分別為+12=00001100-12=100011      它們的反碼分別為+12*=00001100-12*=（28-1）+（-1100）=11110011 它們的補(bǔ)碼分別為+12*=00001100-12*=28+

12、（-1100）=11110100正數(shù)+X0X0X0X負(fù)數(shù)-X1X（2n-1）+X2n+X二：原碼、反碼及補(bǔ)碼的算術(shù)運(yùn)算因?yàn)檫@三種數(shù)碼表示法的形成規(guī)則不同，所以算術(shù)運(yùn)算方法也不相同。原碼：與我們的日常中算術(shù)運(yùn)算相同。反碼：先轉(zhuǎn)換為反碼形式,再進(jìn)行加減運(yùn)算。它的減法可以按A反+-B反的形式進(jìn)行.補(bǔ)碼：先轉(zhuǎn)換為補(bǔ)碼形式，再進(jìn)行加減運(yùn)算,其減法可以按A補(bǔ)+-B補(bǔ)進(jìn)行.三：溢出及補(bǔ)碼運(yùn)算中溢出的判斷  溢出可以描述為運(yùn)算結(jié)果大于數(shù)字設(shè)備的表示范圍。這種現(xiàn)象應(yīng)當(dāng)作故障處理。   判斷溢出是根據(jù)最高位的進(jìn)位來判斷的。下一節(jié)    

13、60;    返回    §1、5 編碼指定某一組二進(jìn)制數(shù)去代表某一指定的信息，就稱為編碼。  一：二十進(jìn)制（BCD）碼    用二進(jìn)制碼表示的十進(jìn)制數(shù)，就稱為BCD碼。它具有二進(jìn)制的形式，還具有十進(jìn)制的特點(diǎn)它可作為人們與數(shù)字系統(tǒng)的聯(lián)系的一種間表示。BCD碼分為有權(quán)和無權(quán)編碼。（1）有權(quán)BCD碼：每一位十進(jìn)制數(shù)符均用一組四位二進(jìn)制碼來表示，而且二進(jìn)制碼的每一位都有固定權(quán)值.下面我們用表列出幾種常見的編碼: 十進(jìn)制數(shù)常見的編碼842154212421631-1余3碼732100

14、00000000000000000110000100010001000100100100000120010001010000101010100103001100111001010001100011601101001110010001001011181000101111101101101110019100111001111110011001010（2）無權(quán)BCD碼：二進(jìn)制碼中每一位都沒有固定的權(quán)值。二： 奇偶校驗(yàn)碼    在數(shù)據(jù)的存取、運(yùn)算和傳送過程中，難免會(huì)發(fā)生錯(cuò)誤，把“1”錯(cuò)成“0”或把“0”錯(cuò)成“1”。奇偶校驗(yàn)碼是一種能檢驗(yàn)這種錯(cuò)誤的代碼。它分為兩部分；信息位

15、和奇偶校驗(yàn)位。   有奇數(shù)個(gè)“1”稱為奇校驗(yàn)，有偶數(shù)個(gè)“1”則稱為偶校驗(yàn)。 下一章                   返回 第二章 基本邏輯運(yùn)算及集成邏輯門  這一章我們學(xué)習(xí)的重點(diǎn)是數(shù)字設(shè)備進(jìn)行邏輯運(yùn)算的基本知識(shí):基本邏輯運(yùn)算和實(shí)現(xiàn)這些運(yùn)算的門電路。它是本課程的基礎(chǔ)，我們要掌握好！在學(xué)習(xí)時(shí)，我們把它的內(nèi)容分為：   § 2、1 基本概念 

16、0; § 2、2 三種基本邏輯運(yùn)算   § 2、3 常用的復(fù)合邏輯   § 2、4 集成邏輯門返回 §2、1基本概念這一節(jié)來了解一下邏輯函數(shù)、邏輯變量和真值表的概念。  一：邏輯變量與邏輯函數(shù)我們作某些事情，總是先對事情判斷一下，然后再根據(jù)判斷的結(jié)論去做。   例如我們吃飯，總是先判斷：飯做好了嗎？：人到齊了嗎？：餐桌準(zhǔn)備好了嗎？，只有上面的條件都滿足了，我們才可以吃飯，否則就不能。   我們把用邏輯語言描述的條件稱為邏輯命題，其中的每個(gè)邏輯條件

17、我們都稱為邏輯變量，我們一般用字母A、B、C、D、等表示。把邏輯變量寫成函數(shù)的形式就稱為邏輯函數(shù)。  例如：我們把上面我們提到的問題的條件分別用A、B、C表示，那麼它的邏輯函數(shù)可表示為：F=f（A、B、C）  二：真值表 因?yàn)檫壿嬜兞恐挥袃煞N取值0或1，所以我們可以用一種表格來描述邏輯函數(shù)的真假關(guān)系，我們就稱這種表格為真值表。       例如：列出“能吃飯嗎？”的真值表。設(shè)條件滿足為1，不滿足為0，我們知一個(gè)邏輯變量，有兩種組合，三個(gè)邏輯變量就有八種組合。所以其真值表為：A   B 

18、  CF0   0   00 0   0   100   1   0 00   1   101   0   001   0   101   1   0 01   1   11下一節(jié)     

19、         返回§2、2三種基本的邏輯運(yùn)算  在實(shí)際中我們遇到的邏輯問題是多種多樣的，其實(shí)它們可以用三種基本的邏輯運(yùn)算把它們概括出來。它們就是與或非邏輯運(yùn)算。下面我們用表格來描述一下它們： 邏輯運(yùn)算邏輯表達(dá)式邏輯符號二變量運(yùn)算結(jié)果二變量輸出波形與運(yùn)算F=AB0*0=0；0*1=01*0=0；1*1=1或運(yùn)算F=A+B0+0=0；0+1=11+0=1；1+1=1非運(yùn)算F=AA=0；F=1A=1；F=0下一節(jié)       &

20、#160;  返 回§2、3 常用的復(fù)合邏輯    通過上一節(jié)的學(xué)習(xí)我們已經(jīng)知道邏輯代數(shù)中有三種基本的邏輯運(yùn)算，事實(shí)上我們總是希望用較少的器件來實(shí)現(xiàn)較多的功能，所以我們就要用到復(fù)合邏輯。 一：常用的復(fù)合邏輯經(jīng)常用到的復(fù)合邏輯有三種：它們是“與非”、“或非”、“與或非”。邏輯名稱邏輯表達(dá)式邏輯符號邏輯門特性“與非”邏輯F=AB輸入只要有“0”，輸出為“1”，輸入全部為“1”輸出為“0”。“或非”邏輯F=A+B輸入只要有“1”，輸出位“0”，輸入全部為“0” 輸出為“1”“與或非”邏輯F=AB+CD我們根據(jù)具體情況，來作決定。二：異或”邏輯和“同或

21、”邏輯有時(shí)我們還會(huì)用到“異或”邏輯和“同或”邏輯，它們都是兩變量的邏輯函數(shù)。    “異或”邏輯指輸入二變量相異時(shí)輸出為“1”，相同時(shí)輸出為“0”。它的邏輯表達(dá)式為：，邏輯符號為：。    “同或”邏輯指輸入二變量相同時(shí)輸出位“1”，相異時(shí)輸出位“0”。它的邏輯表達(dá)式為：，邏輯符號為： 。 三：正負(fù)邏輯 由于我們的規(guī)定不同，邏輯的輸入端取值也不相同。我們把輸入為正稱為正邏輯，輸入為負(fù)的稱為負(fù)邏輯。因?yàn)槲覀冊谶壿嬰娐分?，大多采用硅管，用的是正電源，所以我們一般采用正邏輯。下一?jié)    

22、       返回§2、4 集成邏輯門這一節(jié)我們來學(xué)習(xí)由晶體管組成的集成邏輯門的一些基本知識(shí)。    集成邏輯門分為兩種即雙極型集成電路和單極型集成電路。雙極型集成電路分為：DTL集成邏輯和TTL集成邏輯；單極型集成電路分為一般MOS邏輯和互補(bǔ)MOS邏輯（CMOS）。一：雙極型集成電路它的特點(diǎn)是：工作速度高，易于做成大規(guī)模集成電路，功耗低等。我們來簡單介紹一下雙極型集成電路的兩種形式（1）TTL集電極開路門（OC門）(2)三態(tài)門。（1）TTL集電極開路門（OC門），它的特點(diǎn)是能實(shí)現(xiàn)“線

23、與”功能，可以節(jié)省門數(shù)，減少輸出門的級數(shù)它可應(yīng)用在數(shù)據(jù)總線上。當(dāng)每個(gè)OC門只要有一個(gè)輸入端為低電平時(shí)，OC門的輸出均為高電平。 （2）三態(tài)門；它的特點(diǎn)是輸出端除了高電平、低電平兩種狀態(tài)外還有第三種狀態(tài)：高阻狀態(tài)或禁止?fàn)顟B(tài)。例1：如右圖所示的三態(tài)門，試分析三態(tài)門各種輸出情況。當(dāng)E為高電平時(shí) 輸出端F為高阻狀態(tài)當(dāng)E為低電平是 輸出端F=AB    由此我們可以看出三態(tài)門的輸出端的情況與控制端有關(guān)，只有控制端為導(dǎo)通時(shí)輸入端才有效。二：單極型集成電路它的特點(diǎn)是：高、低電平都很理想；功耗很低，近似為“0”，任意時(shí)刻都有一個(gè)關(guān)閉；抗干擾能力強(qiáng)；兼容性強(qiáng)。例

24、2：如右圖試分析輸入控制端的情況。通過電阻接地時(shí)：電阻小于等于700歐姆時(shí)相當(dāng)于輸入為：“0”；當(dāng)電阻大于等于2000歐姆時(shí)相當(dāng)于輸入為：“1”當(dāng)輸入控制端懸空時(shí)相當(dāng)于“1”接高電平U時(shí)相當(dāng)于“1”接地時(shí)相當(dāng)于“0”下一章           返回第三章 布爾代數(shù)與邏輯函數(shù)化簡   這一章主要是講布爾代數(shù)和邏輯函數(shù)化簡。在布爾代數(shù)中是把邏輯矛盾的一方假定為"0",另一方假定為"1"這樣就把邏輯問題數(shù)字化了。邏輯函數(shù)的化簡也就是運(yùn)用布爾代

25、數(shù)的性質(zhì)來進(jìn)行化簡。這一章是這門課程的重點(diǎn)，我們一點(diǎn)要掌握好！ 我們在學(xué)習(xí)時(shí)把這一章的內(nèi)容分為：   § 3、1 基本公式和規(guī)則     § 3、2 邏輯函數(shù)的代數(shù)法化簡   § 3、3 卡諾圖化簡返回 §3、1布爾代數(shù)的基本公式和規(guī)則一：布爾代數(shù)的基本公式下面我們用表格來列出它的基本公式:公式名稱公式1、0-1律A*0=0A+1=12、自等律A*1=AA+0=A3、等冪律A*A=AA+A=A4、互補(bǔ)律A*A=0A+A=15、交換律A*B=B*AA+B=B+A6、結(jié)

26、合律A*（B*C）=（A*B）*CA+（B+C）=（A+B）+C7、分配律A（B+C）=AB+ACA+BC=（A+B）（A+C）8、吸收律1（A+B）（A+B）=AAB+AB=A9、吸收律2A（A+B）=AA+AB=A10、吸收律3A（A+B）=ABA+AB=A+B11、多余項(xiàng)定律（A+B）（A+C）（B+C）=（A+B）（A+C）AB+AC+BC=AB+AC12、否否律（）=A13、求反律AB=A+BA+B=A*B 下面我們來證明其中的兩條定律：（1）證明：吸收律1第二式AB+AB=A  左式=AB+AB=A（B+B）=A=右式  （因?yàn)锽+B=1）（

27、2）證明：多余項(xiàng)定律AB+AC+BC=AB+AC左式=AB+AC+BC=AB+AC+BC（A+A)  =AB+AC+ABC+ABC  =AB（1+C）+AC（1+B）  =AB+AC=右式            證畢  注意：求反律又稱為摩根定律，它在邏輯代數(shù)中十分重要的。   二：布爾代數(shù)的基本規(guī)則代入法則   它可描述為邏輯代數(shù)式中的任何變量A，都可用另一個(gè)函數(shù)Z代替，等式仍然成立。對偶法則   它可描述為對任何

28、一個(gè)邏輯表達(dá)式F，如果將其中的“+”換成“*”，“*”換成“+”“1”換成“0”，“0”換成“1”，仍保持原來的邏輯優(yōu)先級，則可得到原函數(shù)F的對偶式G，而且F與G互為對偶式。我們可以看出基本公式是成對出現(xiàn)的，二都互為對偶式。 反演法則    有原函數(shù)求反函數(shù)就稱為反演（利用摩根定律），我們可以把反演法則這樣描述：將原函數(shù)F中的“*”換成“+”，“+”換成“*”，“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量，長非號即兩個(gè)或兩個(gè)以上變量的非號不變，就得到原函數(shù)的反函數(shù)。  下一節(jié)    

29、60;           返回         §3、2 邏輯函數(shù)的代數(shù)法化簡邏輯函數(shù)化簡的方法有兩種，分別是代數(shù)法和卡諾圖法。這一節(jié)我們來學(xué)習(xí)：代數(shù)法化簡。我們先來了解一個(gè)概念，什麼是邏輯電路圖？邏輯電路圖就是用邏輯門組成的電路圖。一：邏輯函數(shù)化簡的基本原則邏輯函數(shù)化簡，沒有嚴(yán)格的原則，它一般是依以下幾個(gè)方面進(jìn)行 ：邏輯電路所用的門最少；各個(gè)門的輸入端要少；邏輯電路所用的級數(shù)要少；邏輯電路要能可靠的工作

30、。這幾條常常是互相矛盾的，化簡要根據(jù)實(shí)際情況來進(jìn)行。下面我們來用例題說明一下：例1：化簡函數(shù)F=AB+CD+AB+CD，并用基本邏輯門實(shí)現(xiàn)。（1）先化簡邏輯函數(shù) F=AB+CD+AB+CD=A（B+B）+D（C+C）=A+D（2）用邏輯門實(shí)現(xiàn)：（由化簡來看只需一個(gè)與門）二：邏輯函數(shù)的形式和邏輯變換    邏輯函數(shù)的形式很多，一個(gè)邏輯問題可以用多種形式的邏輯函數(shù)來描述。 邏輯函數(shù)的表達(dá)式可分為五種：1."與或"表達(dá)式2."或與"表達(dá)式3."與非"表達(dá)式4."或非"表達(dá)式5.&q

31、uot;與或非"表達(dá)式。這幾種表達(dá)式之間可以互相轉(zhuǎn)換，應(yīng)根據(jù)要求把邏輯函數(shù)化簡成我們所需要的形式。下一節(jié)                 返回       §3、3卡諾圖化簡（第一頁）上一節(jié)我們已經(jīng)學(xué)習(xí)了代數(shù)法化簡邏輯函數(shù)，這一節(jié)我們來學(xué)習(xí)另一種化簡方法：圖形法一： 在學(xué)習(xí)之前我們先來了解幾個(gè)概念（1）邏輯相鄰項(xiàng)：它可描述為在兩個(gè)與或邏輯中，除某個(gè)因子互為非

32、外，其余的因子都相同。（2）邏輯最小項(xiàng)：它可描述為在給定變量數(shù)目的邏輯函數(shù)中，所有變量參加相與的項(xiàng)。在某一個(gè)最小項(xiàng)中每個(gè)變量只能以原變量或反變量的形式出現(xiàn)一次。邏輯最小項(xiàng)的性質(zhì)是：全部最小項(xiàng)之和為“1”；兩個(gè)不同的最小項(xiàng)之積為“0”；n變量有2n項(xiàng)最小項(xiàng)。 （3）最小項(xiàng)標(biāo)準(zhǔn)式：全是最小項(xiàng)組成的“與或”式。 二：卡諾圖化簡的基本原理凡兩個(gè)邏輯相鄰項(xiàng)，可合并為一項(xiàng)，其合并的邏輯函數(shù)是保留相同的，消去相異的變量。三：卡諾圖的結(jié)構(gòu)每一個(gè)最小項(xiàng)用一個(gè)方格表示，邏輯相鄰的項(xiàng)幾何位置上也相鄰，卡諾圖每方格取值按循環(huán)碼排列四：卡諾圖的表示法先將邏輯函數(shù)式化為最小項(xiàng)表達(dá)式，再填寫卡諾圖。用真

33、值表填寫對應(yīng)的卡諾圖方格。直接填寫（橫縱保留相同的因子）五：卡諾圖中的最小項(xiàng)的合并規(guī)律合并規(guī)律：21個(gè)相鄰項(xiàng)合并時(shí)消去一個(gè)相同的變量，22個(gè)相鄰的項(xiàng)合并時(shí)消去兩個(gè)相同的變量，以此類推，2n個(gè)相鄰的項(xiàng)合并時(shí)消去n個(gè)相同的變量。相鄰項(xiàng)的性質(zhì)是（1）具有公共邊（2）對折重合（3）循環(huán)相鄰六:"與或"邏輯化簡例：化簡F=BCD+BC+ADC+ABC+ABC（用圖形法）（1）用卡諾圖表示邏輯函數(shù)：（如下圖）（2）畫卡諾圈圈住全部“1”的方格（規(guī)則是：圈盡可能大；允許重復(fù)，但要新；孤立的“1”獨(dú)圈。）（3）組成新函數(shù)是F=BC+AC+ADB（4）畫出邏輯電路：（如右下圖所示） 

34、;  下一頁        返回§3、3卡諾圖化簡(第二頁)七:其它邏輯形式的化簡 (1)"與非"邏輯形式  方法是:把邏輯函數(shù)用卡諾圖化簡得"與或"式,然后"與或"式兩次求反即得"與非"式。(2)"或與"邏輯形式  方法是:  從卡諾圖上求其反函數(shù)(圈"0"方格)由反函數(shù)求得原函數(shù),再利用摩根定律即得"或與"式。也可

35、直接從卡諾圖中求得"或與"式：把圖中的"0"作為原變量,把原變量相"或"起來,就得每一"或"項(xiàng),把每一項(xiàng)再"與"起來就是我們所求的結(jié)果。我們用例題來說明一下:例2:求例題1得"或與"式. 1.我們先用卡諾圖表示函數(shù)式(如下左圖)2.然后圈圖中的"0"方格,用"或與"式把函數(shù)的化簡結(jié)果表示出來 F=(A+B+D)(A+B+C)(A+B+C)3.再用邏輯門電路來實(shí)現(xiàn)邏輯函數(shù)的化簡結(jié)果.(如下右圖)(3)"或非"邏輯形式&

36、#160;   方法是:先求得"或與"式,然后兩次求反即得"或非"式。 (4)"與或非"邏輯形式 方法是(有兩種)得"與或"式后,兩次求反不用摩根定律處理即得.求得反函數(shù)(反函數(shù)的求法是:在卡諾圖中圈"0"方格,然后用與或式把"0"方格實(shí)現(xiàn)出來既是反函數(shù))后,再求一次反不用摩根定律處理即得。 八：無關(guān)項(xiàng)及無關(guān)項(xiàng)的應(yīng)用邏輯問題分完全描述和非完全描述兩種。完全描述就是函數(shù)得每組變量不管取什麼值，邏輯函數(shù)都有意義，邏輯函數(shù)與每個(gè)最小項(xiàng)都有關(guān)。

37、非完備描述就是在實(shí)際中變量的某些取值式函數(shù)沒有意義或變量之間有一定的制約關(guān)系。    我們把與函數(shù)無關(guān)的最小項(xiàng)稱為無關(guān)項(xiàng)，它有時(shí)也稱為禁止項(xiàng)，約束項(xiàng)，任意項(xiàng)。它的輸出是任意的。化簡有無關(guān)項(xiàng)的邏輯函數(shù)時(shí)，若無關(guān)項(xiàng)對化簡有幫助則認(rèn)為是“1”否則為“0”。 例3. 化簡F=ACB+BAC   約束項(xiàng)條件為AB+AC+BC=0 1.先用卡諾圖把函數(shù)表示出來,約束項(xiàng)就是AB、AC、BC不能同時(shí)為"0"(如下左圖)2.(我們從圖中可以看到,若不考慮無關(guān)項(xiàng)的話,函數(shù)時(shí)不能化簡得)考慮無關(guān)項(xiàng)的化簡結(jié)果為F=A+C.3.用

38、門電路來實(shí)現(xiàn)邏輯函數(shù).(如下右圖)上一頁  返回 下一頁 §3、3卡諾圖化簡(第三頁）   九：輸入只有原變量的函數(shù)化簡   在實(shí)際中有時(shí)會(huì)遇到只有原變量的函數(shù)，那怎樣化簡它呢？用"非"門求得反變量來解決這種問題是很不經(jīng)濟(jì)。可以用三級電路設(shè)計(jì)法(阻塞法)來解決這樣的問題.在卡諾圖中人們可以發(fā)現(xiàn)一種特殊現(xiàn)象.當(dāng)卡諾圈中含有全"1"方格(二變量的"11"即AB;三變量的"111'即ABC;等)時(shí),其化簡結(jié)果均為原變量。在化簡這類問題時(shí)就可以利用這個(gè)性質(zhì)

39、,若沒有給全"1"的邏輯項(xiàng),可以先把它在卡諾圖中圈出來,然后再阻塞掉即可。 例4：輸入只有原變量，用與非門實(shí)現(xiàn) F=(3，4，5，6）  1.現(xiàn)在用卡諾圖化簡函數(shù)(如下左圖),并阻塞掉全"1"方格.F=AABC+BCABC=  2.用邏輯門電路實(shí)現(xiàn)邏輯函數(shù)如下右圖所示(它為三級電路) 十: 多輸出函數(shù)的化簡    實(shí)際中電路常常有兩個(gè)或兩個(gè)以上的輸出端,在化簡這類問題是不能單純地去追求各個(gè)函數(shù)最簡,我們應(yīng)統(tǒng)一考慮,充分利用公共項(xiàng).  例5: 化簡  F1=(1,3,4,5,7)

40、0; F2=(3,4,7)并用門電路實(shí)現(xiàn).  1.用卡諾圖分別化簡函數(shù),由于卡諾圖中都含有ABC這一項(xiàng),所以把它作為公共向來考慮.(如下左圖)    化簡結(jié)果為:F1=C+ABC,F2=BC+ABC  2.根據(jù)化簡結(jié)果來用門電路來實(shí)現(xiàn).(如下右圖)第四章 組合邏輯電路    數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩類，組合邏輯電路的特點(diǎn)是輸出信號只是該時(shí)的輸入信號的函數(shù)，與別時(shí)刻的輸入狀態(tài)無關(guān)，它是無記憶功能的。這一章我們來學(xué)習(xí)組合邏輯電路。這一章是本課程的重點(diǎn)內(nèi)容之一  我們在學(xué)習(xí)時(shí)把這一章的

41、內(nèi)容分為：     §4、1 邏輯電路的分析     §4、2 邏輯電路的設(shè)計(jì)     §4、3 常用的組合邏輯返回§4、1 組合邏輯電路的分析一：組合邏輯電路的分析 我們對組合邏輯電路的分析分以下幾個(gè)步驟：（1）：有給定的邏輯電路圖，寫出輸出端的邏輯表達(dá)式；（2）：列出真值表；（3）：通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進(jìn)行改進(jìn)；例1：已知右面的邏輯電路圖，試分析其功能。第一步：寫邏輯表達(dá)式。我們由前級到后級

42、寫出各門邏輯表達(dá)式。   P=A+B    S=A+P=AB     W=B+P=AB         F=S+W=AB+A B第二步：列真值表（如右圖所示）。第三步：邏輯功能描述并改進(jìn)設(shè)計(jì)。從真值表中可以看出這是一個(gè)二變量“同或”電路。原電路設(shè)計(jì)不合理，它只需一個(gè)"同或"門即可. 下一節(jié) 返回 §4、2 組合邏輯電路的設(shè)計(jì)一：組合電路邏輯電路的設(shè)計(jì)  電路設(shè)計(jì)的任務(wù)就是根據(jù)功能設(shè)計(jì)電路

43、，一般按如下的步驟進(jìn)行： （1）把邏輯命題換為真值表；這一步我們要從以下幾個(gè)反面考慮用英文字母代表輸入或輸出；分清幾個(gè)輸入、輸出；分清輸入和輸出之間的對應(yīng)關(guān)系。 （2）把邏輯函數(shù)進(jìn)行化簡，化簡的形式則是根據(jù)所選用的邏輯門來決定； （3）根據(jù)化簡結(jié)果和所選定的門電路，畫出邏輯電路圖。例：   設(shè)計(jì)三變量表決器，其中X具有否決權(quán)。第一步：列出真值表。（如右上圖）設(shè)X、Y、Z分別代表參加表決的變量；F為表決結(jié)果， 我們把變量規(guī)定為：X、Y、Z為1表示贊成；為0表示反對。F為1表示通過；為0表示被否決。第二步：化簡邏輯函數(shù)。我們選用與非邏輯來

44、實(shí)現(xiàn)。用卡諾圖來化簡（如右中圖）F=第三步：畫邏輯電路。（如右下圖） 下一節(jié)返回§4、2 組合邏輯電路的設(shè)計(jì)一：組合電路邏輯電路的設(shè)計(jì)  電路設(shè)計(jì)的任務(wù)就是根據(jù)功能設(shè)計(jì)電路，一般按如下的步驟進(jìn)行： （1）把邏輯命題換為真值表；這一步我們要從以下幾個(gè)反面考慮用英文字母代表輸入或輸出；分清幾個(gè)輸入、輸出；分清輸入和輸出之間的對應(yīng)關(guān)系。 （2）把邏輯函數(shù)進(jìn)行化簡，化簡的形式則是根據(jù)所選用的邏輯門來決定； （3）根據(jù)化簡結(jié)果和所選定的門電路，畫出邏輯電路圖。例：   設(shè)計(jì)三變量表決器，其中X具有否決權(quán)。第一步：列出真值表。

45、（如右上圖）設(shè)X、Y、Z分別代表參加表決的變量；F為表決結(jié)果， 我們把變量規(guī)定為：X、Y、Z為1表示贊成；為0表示反對。F為1表示通過；為0表示被否決。第二步：化簡邏輯函數(shù)。我們選用與非邏輯來實(shí)現(xiàn)。用卡諾圖來化簡（如右中圖）F=第三步：畫邏輯電路。（如右下圖） 下一節(jié)返回§4、3常用組合邏輯（第二頁）二：編碼器和譯碼器指定二進(jìn)制代碼代表特定的信號的過程就叫編碼。把某一組二進(jìn)制代碼的特定含義譯出的過程叫譯碼。   （1）編碼器    因?yàn)閚位二進(jìn)制數(shù)碼有2n種狀態(tài)，所以它可代表2n組信息。我們在編碼過程中一般是采用編

46、碼矩陣和編碼表，編碼矩陣就是在卡諾圖上指定每一方格代表某一自然數(shù)，把這些自然數(shù)填入相應(yīng)的方格。例 1：把0、1、2、.、9編為5421BCD碼.    先來確定編碼表如圖(1)所示和編碼矩陣如圖(2)所示:     由編碼表確定各輸出端的邏輯表達(dá)式是：       A=5+6+7+8+9       B=4+9       C=2+3+7+8 &#

47、160;     D=1+3+6+8    根據(jù)這些表達(dá)式可用或門組成     邏輯電路如圖(3)所示:（2）：譯碼器  編碼的逆過程就是譯碼。    譯碼就是把代碼譯為一定的輸出信號，以表示它的原意。實(shí)現(xiàn)譯碼的電路就是譯碼器。     譯碼器可分為二進(jìn)制譯碼器、十進(jìn)制譯碼器、集成譯碼器和數(shù)字顯示譯碼驅(qū)動(dòng)電路。其中二進(jìn)制譯碼器是一種最簡單的變量譯碼器,它的輸出端全是最小項(xiàng)。例 2：設(shè)計(jì)一譯碼電路把8421B

48、CD碼的0、1、2、.、9譯出來.  四位二進(jìn)制有十六種狀態(tài)，而實(shí)際只需要十種，因此其余項(xiàng)作無關(guān)項(xiàng)考慮.  其編碼矩陣為如圖(4)所示.  我們通過編碼矩陣可得如下譯碼關(guān)系：如圖(5)所示.  所以它的邏輯電路圖為（用與門和與非門實(shí)現(xiàn)）       如圖(6)所示:    集成譯碼器的工作原理與其它譯碼器一樣，但它有它的特點(diǎn).它的特點(diǎn)為：  輸入采用緩沖級;(減輕信號負(fù)載)  輸出為反碼;低電平有效(減輕輸出功率)  增加了使能端.(便

49、于擴(kuò)展功能)目前常用的典型的集成譯碼器是三-八譯碼器。 它的邏輯符號為.如圖(7)所示: 注：其中E0E1E2為使能端，只有當(dāng)E1、E2為0時(shí)E0為1時(shí)此譯碼器才工作上一頁返回下一頁§4、3常用組合邏輯（第三頁）       三：數(shù)據(jù)選擇器和多路分配器  （1）數(shù)據(jù)選擇器    它就是從多個(gè)輸入端中選擇一路輸出，它相當(dāng)于一個(gè)多路開關(guān)它的邏輯符號如圖(1)所示:其中D0D1、Dn是數(shù)據(jù)輸入端;A0A1、An為地址變量（有n個(gè)地址變量就有2n個(gè)輸入端）.常用的有二選一，

50、四選一，八選一和十六選一，若需更多則由上述擴(kuò)展。例 3：如圖(2)所示的四選一數(shù)據(jù)選擇器，試寫出它的輸出邏輯表達(dá)式和功能表   它的邏輯輸出表達(dá)式為 F=（A0A1D0+A0A1D1+A0A1D2+A0A1D3）E   它的功能表為：如下表所示     從表上我們可以看出當(dāng)使能端E為“1”時(shí)輸出為“0”即禁止，只有當(dāng)使能端為“0”時(shí)選擇器才有效。地址使能端輸入輸出A0A1EDF*       *1*00    

51、60;  00D0-D3D00       10D0-D3D11       00D0-D3D21       10D0-D3D3例 4：把四選一擴(kuò)展為八選一。   八選一要有八個(gè)輸入變量，因此需要三個(gè)地址變量(我們把其中一個(gè)A0作為使能段)；   四選一只能有四個(gè)輸入變量，所以我們需要兩個(gè)四選一和一個(gè)非門.非門的作用是改變使能端的電平，減少使能端.先列出它的功能表如

52、下表所示:   邏輯電路圖如圖(3)所示:A0A1A2DF0    0    0D0-D7D00    0    1D0-D7D10    1    0D0-D7D20    1    1D0-D7D31    0    0D0-D7D41    0  

53、60; 1D0-D7D51    1    0D0-D7D61    1    1D0-D7D7（2）多路分配器   它的功能是把輸入數(shù)據(jù)分配給不同的通道上，相當(dāng)于一個(gè)單刀多擲開關(guān)。 上一頁返回 下一章 第五章   觸發(fā)器   這一章我們來學(xué)習(xí)時(shí)序邏輯電路。時(shí)序邏輯電路的特點(diǎn)是任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號不僅與該時(shí)刻輸入信號有關(guān)而且與它過去的狀態(tài)有關(guān)。因此它是具有記憶功能的電子器件。它分為同步時(shí)序電路和異步時(shí)

54、序電路。   我們在學(xué)習(xí)時(shí)把這一章分為兩節(jié)，它們分別是:      §5、1 時(shí)序電路的概述      §5、2 觸發(fā)器返回5、1 時(shí)序電路的概述 這一節(jié)我們來學(xué)習(xí)一些關(guān)于時(shí)序電路的概念，在學(xué)習(xí)時(shí)要注意同步時(shí)序電路和異步時(shí)序電路的區(qū)別一:  時(shí)序電路概述同步時(shí)序電路的狀態(tài)只在統(tǒng)一的信號脈沖控制下才同時(shí)變化一次，如果信號脈沖沒有到來，即使輸入信號發(fā)生變化，電路的狀態(tài)仍不改變。異步時(shí)序電路的狀態(tài)變化不是同時(shí)發(fā)生的，它沒有統(tǒng)一的信號脈沖（時(shí)鐘

55、脈沖用CP表示），輸入信號的變化就能引起狀態(tài)的變化。二:時(shí)序電路的表示形式 時(shí)序電路按輸入變量的依從關(guān)系可分為米里型和莫爾型。米里型電路的輸出是輸入變量的現(xiàn)態(tài)函數(shù)；莫爾型電路的輸出僅與電路的現(xiàn)態(tài)有關(guān)。  一般用Qn（t）表示現(xiàn)態(tài)函數(shù)，用Qn+1（t）表示次態(tài)函數(shù)。它們統(tǒng)稱為狀態(tài)函數(shù)，一個(gè)時(shí)序電路的主要特征是由狀態(tài)函數(shù)給出的。     三:時(shí)序電路的特征   時(shí)序電路中記憶功能是靠觸發(fā)器來實(shí)現(xiàn)的，我們設(shè)計(jì)和分析時(shí)序電路的對象就是觸發(fā)器。描述時(shí)序電路時(shí)通常使用狀態(tài)表和狀態(tài)圖，我們分析時(shí)序電路的方法通常是比較相鄰的兩種狀

56、態(tài)（即現(xiàn)態(tài)和次態(tài)）。 例 1：列出下表所示時(shí)序電路的邏輯表達(dá)式、狀態(tài)表和狀態(tài)圖      邏輯表達(dá)式為:Qn+1=AQn+BQn  F=A B+AB，    它的狀態(tài)表為如下右圖所示   狀態(tài)圖如下右圖所示:Qn     A       BQn+1F0     0       0010 &

57、#160;   0       1000     1       0100     1       1111     0       0111     0  &

58、#160;    1001     1       0101     1       101下一節(jié)  返回 §5、2觸發(fā)器（第一頁）      我們在學(xué)習(xí)觸發(fā)器的時(shí)要注意以下幾點(diǎn)：觸發(fā)器的狀態(tài)表、狀態(tài)圖、邏輯符號、特征方程以及各觸發(fā)器的特點(diǎn)。常用的觸發(fā)器有：R-S觸發(fā)器、D觸發(fā)器、T觸發(fā)器和JK觸發(fā)

59、器。一：R-S觸發(fā)器和D觸發(fā)器R-S觸發(fā)器D觸發(fā)器邏輯符號特征方程Qn+1=Sd+RdQnQn+1=D狀態(tài)表狀態(tài)圖功能概述Sd=0，Rd=1時(shí)，觸發(fā)器處于置位狀態(tài)，次態(tài)=1Sd=1，Rd=0時(shí)，次態(tài)=0，處于復(fù)位狀態(tài)。Sd=Rd=1時(shí)，觸發(fā)器狀態(tài)不變，處于維持狀態(tài)。次態(tài)=現(xiàn)態(tài)Sd=Rd=0時(shí)，次態(tài)=現(xiàn)態(tài)=1，破壞了觸發(fā)器的平衡，觸發(fā)器處于禁止?fàn)顟B(tài)。（工作是不允許出現(xiàn)這種情況）當(dāng)CP=0時(shí)，觸發(fā)器不工作，處于維持狀態(tài)。當(dāng)CP=1時(shí)，它的功能如下：  當(dāng)D=0時(shí)，次態(tài)=0，  當(dāng)D=1時(shí)，次態(tài)=1， 由此可見，當(dāng)觸發(fā)器工作時(shí)它的次態(tài)由輸入控制函數(shù)D來確定。（CP為時(shí)鐘

60、脈沖，它使觸發(fā)器有節(jié)湊的工作） 例1、已知D觸發(fā)器的CP脈沖、D輸入端的輸入波形，畫出次態(tài)的波形圖。上一節(jié) 返回下一頁§5、2   觸發(fā)器（第二頁）二：T觸發(fā)器和JK觸發(fā)器T觸發(fā)器JK觸發(fā)器邏輯符號特征方程Qn+1=TQn+TQnQn+1=JQn+KQn狀態(tài)表狀態(tài)圖功能概述CP=0時(shí)，觸發(fā)器不工作，處于維持狀態(tài)CP=1時(shí)，觸發(fā)器的功能如下：   T=0時(shí)，次態(tài)=現(xiàn)態(tài)；   T=1時(shí)，次態(tài)與現(xiàn)態(tài)相反：觸發(fā)器翻轉(zhuǎn)當(dāng)CP=0時(shí)，觸發(fā)器不工作，處于維持狀態(tài)當(dāng)CP=1時(shí)，觸發(fā)器的功能如下：  

61、當(dāng)JK為00，01，10時(shí)實(shí)現(xiàn)R-S觸發(fā)器的功能   當(dāng)JK為11時(shí)它實(shí)現(xiàn)T觸發(fā)器的功能。例1.已知T觸發(fā)器的CP脈沖、T的輸入波形，試畫出輸出波形。（如下左圖）                     例2.已知JK觸發(fā)器的CP脈沖、JK的輸入波形，畫出輸出波形。（如上右圖）三:基本觸發(fā)器的空翻和振蕩現(xiàn)象及解決 (1)觸發(fā)器在應(yīng)用中，CP脈沖期間控制端的輸入信號發(fā)生變化或CP

62、脈沖過寬，有時(shí)會(huì)使觸發(fā)器存在空翻和振蕩現(xiàn)象，它破壞了觸發(fā)器的平衡。 (2)為了解決這個(gè)問題，必須改進(jìn)電路設(shè)計(jì)，實(shí)際中常用的結(jié)構(gòu)有三種類型：   主從觸發(fā)器.它的類型有:主從R-S觸發(fā)器、主從JK觸發(fā)器。   維持阻塞觸發(fā)器.維持就是在CP期間觸發(fā)器完成其預(yù)定功能；阻塞就是在CP期間阻止觸發(fā)器產(chǎn)生不應(yīng)有的操作。它的類型有:維持阻塞D觸發(fā)器。   邊沿觸發(fā)器.它分為上升沿觸發(fā)、下降沿觸發(fā)、上升下降沿同時(shí)觸發(fā)三種情況。邊沿觸發(fā)也就是在CP脈沖上升或下降的瞬間，輸出狀態(tài)發(fā)生改變。上一頁返回下一頁

63、0; §5、2觸發(fā)器(第三頁)三:觸發(fā)器的相互轉(zhuǎn)換   基本觸發(fā)器之間是可以互相轉(zhuǎn)換的，JK觸發(fā)器和D觸發(fā)器是兩種最常用的觸發(fā)器，別的觸發(fā)器可以通過這兩種觸發(fā)器轉(zhuǎn)化得來，它們之間也可相互轉(zhuǎn)化。   JK觸發(fā)器具有兩個(gè)輸入控制端，它轉(zhuǎn)化為別的觸發(fā)器十分方便。   我們轉(zhuǎn)化后怎樣判斷它們的正確性呢？是根據(jù)各觸發(fā)器的特征方程來驗(yàn)證。例 1：已知D觸發(fā)器，試把它轉(zhuǎn)化為JK觸發(fā)器。   D觸發(fā)器的特征方稱為：Qn+1=D  JK觸發(fā)器的特征方稱為Qn+1=JQn+KQn，由此可以看出轉(zhuǎn)化電路如下左圖例 2

64、：在上右圖中F1是D觸發(fā)器,F2是JK觸發(fā)器,CP和A的波形如右上圖所示,試畫出Q1,Q2的波形. 從電路圖中我們可以看到F1是在上升沿觸發(fā),F2是在下降沿觸發(fā).所以波形圖如右圖所示:   上一頁 返回下一章第六章  時(shí)序電路的分析與設(shè)計(jì)    邏輯電路分為組合邏輯電路和時(shí)序邏輯電路。第四章已經(jīng)學(xué)習(xí)了組合邏輯電路的分析與設(shè)計(jì)的方法，這一章我們來學(xué)習(xí)時(shí)序電路的分析與設(shè)計(jì)的方法。   在學(xué)習(xí)時(shí)序邏輯電路時(shí)應(yīng)注意的重點(diǎn)是常用時(shí)序部件的分析與設(shè)計(jì)  這一章的內(nèi)容共分為兩節(jié),它們是:&

65、#160;    §6、1：同步時(shí)序電路的分析方法   §6、2：同步時(shí)序電路的設(shè)計(jì)返回6、1同步時(shí)序電路的分析方法    時(shí)序電路分析的目的就是對已知的時(shí)序邏輯電路,要得到它的電路特性說明即該電路邏輯功能，若電路存在問題，并提出改進(jìn)方法。在分析同步時(shí)序電路時(shí)分為以下幾個(gè)步驟： 分清時(shí)序電路的組成. 列出方程. 根據(jù)時(shí)序電路的組合部分,寫出該時(shí)電路的輸出函數(shù)表達(dá)式.并確定觸發(fā)器輸入信號的邏輯表達(dá)式(激勵(lì)函數(shù)),由此得到觸發(fā)器的特征方程. 由上步得出的方程寫出狀態(tài)真值

66、表,把觸發(fā)器的現(xiàn)態(tài)和外界的輸入信號作為時(shí)序電路的輸入信號. 通過狀態(tài)真值表得到該時(shí)序電路的狀態(tài)圖和狀態(tài)表. 通過電路的狀態(tài)表和狀態(tài)圖,對電路進(jìn)行功能描述.例1:分析圖(1)所示的電路,作出狀態(tài)轉(zhuǎn)換表及狀態(tài)裝換圖,并作出輸入信號為0110111110的輸出波形.1.列方程.  激勵(lì)方程為:J1=XQ2 ,K1=X ;J2=X  ,K2=XQ1   特征方程為:Q1n+1=XQ2+XQ1;Q2n+1=XQ2+XQ1Q2  輸出方程為:Z=XQ1Q22.列狀態(tài)轉(zhuǎn)換真值表.如表(2)所示:3.畫出狀態(tài)遷移圖.如圖(3)所示:4.功能描述.&#

67、160;由狀態(tài)遷移表可看出,該電路是"1111"序列檢測電路,當(dāng)出現(xiàn)該序列時(shí),輸出為"1",否則為"0"5.畫時(shí)序圖.先列出時(shí)序表,根據(jù)時(shí)序表(如圖(4)作出時(shí)序圖如圖(5)所示:        下一節(jié)  返回§6、2同步時(shí)序電路的設(shè)計(jì)    時(shí)序電路是由組合電路和記憶電路兩部分組成的.組合電路的設(shè)計(jì)在第四章已經(jīng)學(xué)習(xí)過,因此時(shí)序電路的設(shè)計(jì)主要是記憶電路部分(觸發(fā)器)的設(shè)計(jì).同步時(shí)序電路的設(shè)計(jì)分為以

68、下幾個(gè)步驟:1.建立原始狀態(tài)圖.   建立原始狀態(tài)圖的方法是:確定輸入、輸出和系統(tǒng)的狀態(tài)函數(shù)(用字母表示).根據(jù)設(shè)計(jì)要求,確定每一狀態(tài)在規(guī)定條件下的狀態(tài)遷移方向,得到原始狀態(tài)圖.2.化簡原始狀態(tài). 在制作原始狀態(tài)圖時(shí),難免會(huì)出現(xiàn)多余狀態(tài)(觸發(fā)器的個(gè)數(shù)增多激勵(lì)電路過于復(fù)雜等),因此要進(jìn)行狀態(tài)化簡,化簡時(shí)應(yīng)根據(jù)具體情況來考慮.3.分配化簡后的狀態(tài).  把化簡后的狀態(tài)用二進(jìn)制代碼來表示稱為狀態(tài)編碼.時(shí)序電路中,電路的狀態(tài)是由觸發(fā)器的狀態(tài)來描述的.例1.設(shè)計(jì)一個(gè)"111."序列檢測器.題意即檢測連續(xù)三個(gè)"1"輸出為&quo

69、t;1".允許重合.1.畫出狀態(tài)遷移圖.如圖(1)所示:2.列出狀態(tài)表.如表(2)所示(化簡前); 如表(3)所示(化簡后)3.化簡狀態(tài).通過狀態(tài)表可以看出,所列狀態(tài)為最簡狀態(tài).4.狀態(tài)分配.  S0->Q1Q0=00;S1->Q1Q0=01;S2->Q1Q0=10;S3->Q1Q0=11.5.求激勵(lì)方程.如用JK觸發(fā)器則激勵(lì)方程為(由卡諾圖(4、5)得):    Q1n+1=XQ1nQ0n+XQ1n J1=XQ0n ，K1=X；    Q0n+1=XQ1nQ0n+XQ1nQ0n JO=XQ

70、1n K0=XQ1n6.畫出邏輯電路圖.如圖(6)所示:              下一章                             返回第七章 常用時(shí)序邏輯部件   

71、;這一章主要是介紹常用的時(shí)序邏輯功能部件。如計(jì)數(shù)器、移位寄存器的分析與設(shè)計(jì)方法以及集成計(jì)數(shù)器、集成移位寄存器的原理及應(yīng)用。它是本課程的重點(diǎn)內(nèi)容之一，我們一定要掌握好！   在學(xué)習(xí)時(shí)要注意同步、異步計(jì)數(shù)器和移位寄存器的工作原理及設(shè)計(jì)方法；同步式集成計(jì)數(shù)器T214、異步式集成計(jì)數(shù)器T210以及集成移位寄存器T454的工作原理及應(yīng)用。  在學(xué)習(xí)是我們把這一章的內(nèi)容共分為三節(jié)，它們分別是：   §1.計(jì)數(shù)器   §2.寄存器與移位寄存器   &

72、#167;3.序列信號發(fā)生器返 回§7、1 計(jì)數(shù)器（第一頁）   累計(jì)輸入脈沖的個(gè)數(shù)的邏輯電路稱為計(jì)數(shù)器。它的作用有:累計(jì)輸入脈沖的個(gè)數(shù)；對輸入脈沖信號進(jìn)行分頻；構(gòu)成其它時(shí)序電路。 計(jì)數(shù)器的分類：按進(jìn)位模數(shù)分為模2計(jì)數(shù)器和非模2計(jì)數(shù)器。 進(jìn)位模是計(jì)數(shù)器所經(jīng)歷的獨(dú)立狀態(tài)的總數(shù)，也就是進(jìn)位制數(shù)。 模2計(jì)數(shù)器就是進(jìn)位模為2n的計(jì)數(shù)器。其中n為觸發(fā)器的級數(shù)；非模2計(jì)數(shù)器就是進(jìn)位模非2n的計(jì)數(shù)器。按計(jì)數(shù)脈沖的輸入方式分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。 同步計(jì)數(shù)器是相應(yīng)的觸發(fā)器的計(jì)數(shù)脈沖也相同，使相應(yīng)的觸發(fā)器同時(shí)翻轉(zhuǎn)。異步計(jì)數(shù)器是相應(yīng)的觸發(fā)器的計(jì)數(shù)脈沖不相同，并且不同時(shí)翻轉(zhuǎn)。按計(jì)數(shù)增減趨勢分為遞增計(jì)數(shù)器、遞減計(jì)數(shù)器和雙向計(jì)數(shù)器。 遞增計(jì)數(shù)器是每來一個(gè)時(shí)鐘脈沖觸發(fā)器的組成狀態(tài)按二進(jìn)制代碼規(guī)律增加，遞減計(jì)數(shù)器就是按二進(jìn)制代碼規(guī)律減少。雙向計(jì)數(shù)器是可增可減，由控制端來決定。按電路集成度分為小規(guī)模集成計(jì)數(shù)