唐朔飛計(jì)算機(jī)組成原理習(xí)題答案

1、唐朔飛計(jì)算機(jī)組成原理課后答案弟一早1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個更重要？解：P3計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。計(jì)算機(jī)硬件一一計(jì)算機(jī)的物理實(shí)體。計(jì)算機(jī)軟件一一計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。5.馮？諾依曼計(jì)算機(jī)的特點(diǎn)是什么？解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9?由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；?指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲器中；?指令由操作碼、地址碼兩大部分組成；?指令在存儲器中順序存放，通常自動順序取出執(zhí)行；?以運(yùn)算器為中心（原始馮氏機(jī)）。7

2、.解釋下列概念：主機(jī)、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機(jī)器字長、指令字長。解：P10主機(jī)一一是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成；CPU一一中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組成；（早期的運(yùn)、控不在同一芯片上）主存一一計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計(jì)算機(jī)的主要工作存儲器，可隨機(jī)存?。挥纱鎯w、各種邏輯部件及控制電路組成。存儲單元一一可存放一個機(jī)器字并具有特定存儲地址的存儲單位；存儲元件一一存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨(dú)存??；存儲字一一

3、一個存儲單元所存二進(jìn)制代碼的邏輯單位；存儲字長一一一個存儲單元所存二進(jìn)制代碼的位數(shù)；存儲容量一一存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）機(jī)器字長一一CPU能同時處理的數(shù)據(jù)位數(shù)；指令字長一一一條指令的二進(jìn)制代碼位數(shù)；講評：一種不確切的答法：CPU與MM合稱主機(jī)；運(yùn)算器與控制器合稱CPUo這兩個概念應(yīng)從結(jié)構(gòu)角度解釋較確切。8 .解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應(yīng)分英文全稱、中文名、中文解釋三部分。CPUCentralProcessingUnit,中央處理機(jī)（器），見7

4、題；PCProgramCounter,程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；IRInstructionRegister,指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器；CUControlUnit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件；ALUArithmeticLogicUnit,算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏輯部件；ACCAccumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器；MQMultiplier-QuotientRegister,乘商寄存器，乘法運(yùn)算時存放乘數(shù)、除法時存放商

5、的寄存器。X此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MARMemoryAddressRegister元地址的寄存器；MDRMemoryDataRegister出、或?qū)懭肽炒鎯卧獢?shù)據(jù)的寄存器；I/OInput/Outputequipment于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；MIPSMillionInstructionPerSecond指標(biāo)的一種計(jì)量單位；,存儲器地址寄存器，內(nèi)存中用來存放欲訪問存儲單,存儲器數(shù)據(jù)緩沖寄存器，主存中用來存放從某單元讀,輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用,每秒執(zhí)行百萬條指令數(shù)，為計(jì)算

6、機(jī)運(yùn)算速度10.指令和數(shù)據(jù)都存于存儲器中，計(jì)算機(jī)如何區(qū)分它們？解：計(jì)算機(jī)硬件主要通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。另外也可通過地址來源區(qū)分，從PC指出的存儲單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。問題討論：x由控制器分析是指令還是數(shù)據(jù)；數(shù)據(jù)進(jìn)控制器？x指令由指令寄存器存取；指令寄存器有控制功能？X指令和數(shù)據(jù)的格式不一樣；指令由操作碼和地址碼組成）兩者的二進(jìn)制代碼形式不一樣？X指令順序存放，而數(shù)據(jù)不是；數(shù)據(jù)為什么不能順序存放？XMAR放地址，MDR放數(shù)據(jù)；取指時MDR中也是數(shù)據(jù)？X存取數(shù)據(jù)和存取指令的操

7、作在機(jī)器中完全一樣；無法區(qū)分？x指令和數(shù)據(jù)的地址不一樣；某一存儲單元只能放數(shù)據(jù)（或指令）？X指令放在ROM中，數(shù)據(jù)放在RAM中；用戶程序放在哪？第三章1.什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？解：總線是多個部件共享的傳輸部件?？偩€傳輸?shù)奶攸c(diǎn)是：某一時刻只能有一路信息在總線上傳輸，即分時使用。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。講評：圍繞引減輕總線負(fù)載I的幾種說法：x應(yīng)對設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上；x應(yīng)采用多總線結(jié)構(gòu)；X總線上只連接計(jì)算機(jī)的五大部件；X總線上的部件應(yīng)為低功耗部件。上述措施都無法從根上（

8、工程上）解決問題，且增加了許多不必要（或不可能）的限制。X總線上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時間特性；這是不言而喻的。4 .為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？解：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。5 .解釋下列概念：總線的主設(shè)備（或主模塊

9、）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。解：總線的主設(shè)備（主模塊）一一指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）一一指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊）它只能被動接受主設(shè)備發(fā)來的命令；總線的傳輸周期一一總線完成一次完整而可靠的傳輸所需時間；總線的通信控制一一指總線傳送過程中雙方的時間配合方式。6 .試比較同步通信和異步通信。解：同步通信一一由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合；異步通信一一不由統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系

10、，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。8.為什么說半同步通信同時保留了同步通信和異步通信的特點(diǎn)？解：半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。10 .為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plugandplay?哪些總線有這一特點(diǎn)？解：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plugandplay即插即用，EISA、PCI等具有此功能。11 .畫一個具有雙向傳輸功能的總線邏輯圖。解：此題實(shí)際

11、上是要求設(shè)計(jì)一個雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、雙向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線收發(fā)器芯片內(nèi)部電路。邏輯圖如下：(n位)幾種錯誤的設(shè)計(jì)：幾種錯誤的設(shè)計(jì)：12 .設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：(1) 設(shè)計(jì)一個電路，在同一時間實(shí)現(xiàn)D-A、D-B和DfC寄存器間的傳送；(2) 設(shè)計(jì)一個電路，實(shí)現(xiàn)下列操作：T0時刻完成D-總線；T1時刻完成總線-A;T2時刻完成A-總線；T3時刻完成總線fBo解：(1)采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個寄存器，其輸出可直接掛總線。A、B、C三個寄存器的輸入采用同一脈

12、沖打入。注意-OE為電平控制，與打入脈沖間的時間配合關(guān)系為：現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：(2)寄存器設(shè)置同(1),由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373(電平使能輸入)。節(jié)拍、脈沖配合關(guān)系如下：節(jié)拍、脈沖分配邏輯如下：節(jié)拍、脈沖時序圖如下：以8位總線為例，電路設(shè)計(jì)如下：(圖中，A、B、C、D四個寄存器與數(shù)據(jù)總線的連接方法同上。)幾種錯誤的設(shè)計(jì)：(1)幾種錯誤的設(shè)計(jì)：(1)幾種錯誤的設(shè)計(jì)：(2)幾種錯誤的設(shè)計(jì)：（2）幾種錯誤的設(shè)計(jì)：第四章3 .存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲器的層次結(jié)

13、構(gòu)主要體現(xiàn)在Cache一主存和主存一輔存這兩個存儲層次上。Cache一主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。主存一輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達(dá)到了速度快、容量大、位價低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存一輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用

14、這個比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時，再由軟、硬件自動配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。4 .說明存取周期和存取時間的區(qū)別。解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即：存取周期=存取時間+恢復(fù)時間5 .什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns,則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。存儲器帶寬=1/200ns>32

15、位=160M位/秒=20MB/S=5M字/秒注意字長（32位）不是16位。（注：本題的兆單位來自時間=106）6 .某機(jī)字長為32位，其存儲容量是64KB,按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64KB,則：按字尋址范圍=64KX8/32=16K字按字節(jié)編址時的主存地址分配圖如下：討論：1、一個存儲器不可能有兩套地址，注意字長32位，不是16位，不能按2字節(jié)編址；2、本題與舊M370、PDP-11機(jī)無關(guān)；3、按字尋址時，地址仍為16位；父（：地址14位，單元16K個，按字編址4K空間。）4、字尋址的

16、單位為字，不是Bo064K-15、按字編址的地址范圍為016K-1,空間為16K字；按字節(jié)編址的地址范圍為空間為64KBo不能混淆；6、畫存儲空間分配圖時要畫出上限。7 .一個容量為16KX32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？1KX4位，2KX8位，4KX4位，16Kxi位，4KX8位，8KX8位解：地址線和數(shù)據(jù)線的總和各需要的片數(shù)為：=14+32=46根；M=16X8=128片*=8X4=32片M=4X8=32片M=32片*=4X4=16片*=2X4=8片地址線根數(shù)與容量為2的募的關(guān)系，在此為214,14根;:32=25,5根）工數(shù)據(jù)線

17、根數(shù)與字長位數(shù)相等，在此為32根。（不是2的募的關(guān)系。1KX4:16KX32/1K2KX8:16KX32/2K4KX4:16KX32/4K16KX1：16KX32/16K4KX8:16KX32/4K8KX8:16KX32/8K討論：9 .什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新一一對DRAM定期進(jìn)行的全部重寫過程；刷新原因一一因電容泄漏而引起的DRAM所存信息的衰減需要及時補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種一一集中式、分散式、異步式。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新；分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間；異步式：是

18、集中式和分散式的折衷。討論：1、刷新與再生的比較：共同點(diǎn)：?動作機(jī)制一樣。都是利用DRAM存儲元破壞性讀操作時的重寫過程實(shí)現(xiàn)；?操作性質(zhì)一樣。都是屬于重寫操作。區(qū)別：?解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。?操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機(jī)進(jìn)行的；刷新以最大間隔時間為周期定時重復(fù)進(jìn)行。?動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行為單位，每次重寫整個存儲器所有芯片內(nèi)部存儲矩陣的同一行。?芯片內(nèi)部I/O操作不一樣。讀出再生時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時由于

19、CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。2、CPU訪存周期與存取周期的區(qū)別：CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取周期是存儲器速度指標(biāo)之一，它反映了存儲器真正的工作周期時間。3、分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來構(gòu)成CPU訪存周期。4、刷新定時方式有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。10 .半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式

20、有兩種：線選法和重合法。線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼。可大大節(jié)省器材用量，是最常用的譯碼驅(qū)動方式。11 .畫出用1024X4位的存儲芯片組成一個容量為64KX8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片。解：設(shè)采用SRAM芯片，總片數(shù)=64KX8位/10244A位=64X2=128片題意分析：本題設(shè)計(jì)的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量：頁面容量=總?cè)萘?

21、頁面數(shù)=64KX8位/4=16KX8位；組容量=頁面容量/組數(shù)=16KX8位/16=1K>8位；組內(nèi)片數(shù)=組容量/片容量=1KX8位/1KM位=2片；地址分配：頁面邏輯框圖：（字?jǐn)U展）存儲器邏輯框圖：（字?jǐn)U展）討論：頁選地址取A11、A10,頁內(nèi)片選取A15-A12;父（頁內(nèi)組地址不連貫？）不分級畫；問題：1、不合題意；2、芯片太多難畫；3、無頁譯碼，6:64譯碼選組。父頁選直接聯(lián)到芯片；問題：1、SRAM一般只一個片選端；2、譯碼輸出負(fù)載能力需考慮。附加門電路組合2級譯碼信號；父（應(yīng)利用譯碼器使能端輸入高一級的譯碼選通信號）不設(shè)組選，頁選同時選8組（16組），并行存取？工組譯碼無頁選輸

22、入；X2片芯片合為一體畫；文字?jǐn)⑹龃娈媹D；地址線、數(shù)據(jù)線不標(biāo)信號名及信號序號12 .設(shè)有一個64KX8位的RAM芯片，試問該芯片共有多少個基本單元電路(簡稱存儲基元)？欲設(shè)計(jì)一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解：存儲基元總數(shù)=64KX8位=512K位=219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的號的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線1K數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為：2axb=219；b=219-a;若a=19,b=1，總和=19+1

23、=20；a=18,b=2，總和=18+2=20;a=17,b=4,總和=17+4=21;a=16,b=8,總和=16+8=24;由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的募變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。采用字、位擴(kuò)展技術(shù)設(shè)計(jì)；13 .某8位微型機(jī)地址碼為18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器,試問：(1)該機(jī)所允許的最大主存空間是多少？(2)若每個模塊板為32KX8位，共需幾個模塊板？(3)每個模塊板內(nèi)共有幾片RAM芯片？(4)共有多少片

24、RAM?(5)CPU如何選擇各模塊板？解：(1)218=256K,則該機(jī)所允許的最大主存空間是256KX8位(或256KB);(2)模塊板總數(shù)=256KX8/32K*=8塊；(3)板內(nèi)片數(shù)=32KX8位/4KX4位=8X2=16片；(4)總片數(shù)=16片X8=128片；(5)CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：討論：不對板譯碼、片譯碼分配具體地址位；父板內(nèi)片選設(shè)4位地址；不設(shè)板選，8個板同時工作，總線分時傳送；M8位芯片；黑8板通過3:8譯碼器組成256K父14.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ(低電平有效)作訪存控制信號，R/-W作讀寫命

25、令信號(高電平為讀，低電平為寫)?，F(xiàn)有下列存儲芯片：ROM(2KX8位，4KX4位，8KX8位)，RAM(1KX4位，2KX8位，4KX8位)，及74138譯碼器和其他門電路(門電路自定)。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：(1)最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；(2)指出選用的存儲芯片類型及數(shù)量；(3)詳細(xì)畫出片選邏輯。解：(1)地址空間分配圖：(2)選片：ROM:4KX4位：2片；RAM:4KX8位：3片；(3) CPU和存儲器連接邏輯圖及片選邏輯：討論：1 )選片：當(dāng)采用字?jǐn)U展和位擴(kuò)展所用芯片一樣多時，選位擴(kuò)展。理由：字?jǐn)U展需

26、設(shè)計(jì)片選譯碼，較麻煩，而位擴(kuò)展只需將數(shù)據(jù)線按位引出即可。本題如選用2KX8ROM,片選要采用二級譯碼，實(shí)現(xiàn)較麻煩。當(dāng)需要RAM、ROM等多種芯片混用時，應(yīng)盡量選容量等外特性較為一致的芯片，以便于簡化連線。2)應(yīng)盡可能的避免使用二級譯碼，以使設(shè)計(jì)簡練。但要注意在需要二級譯碼時如果不使用，會使選片產(chǎn)生二義性。3)片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此所選芯片的字容量應(yīng)一致，如不一致時就要考慮二級譯碼。另外如把片選譯碼輸出眼來使用也是不合理的。4)其它常見錯誤：138的C輸入端接地；(相當(dāng)于把138當(dāng)2-4譯碼器用，不合理)父XEPROM的PD端接地；(PD為功率下降控制端，當(dāng)輸入為高時，

27、進(jìn)入功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯(lián)。)MROM連讀/寫控制線-WE;(ROM無讀/寫控制端)15.CPU假設(shè)同上題，現(xiàn)有8片8KX8位的RAM芯片與CPU相連，試回答：(1)用74138譯碼器畫出CPU與存儲芯片的連接圖；(2)寫出每片RAM的地址范圍；(3)如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？解：(1)CPU與存儲器芯片連接邏輯圖：(2)地址空間分配圖：(3)如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A0

28、00H為起始地址的存儲芯片(第5片)都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯π酒钠x輸入端很可能總是處于低電平?？赡艿那闆r有：1）該片的-CS端與-WE端錯連或短路；2）該片的-CS端與CPU的-MREQ端錯連或短路；3）該片的-CS端與地線錯連或短路；在此，假設(shè)芯片與譯碼器本身都是好的。（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為一1的情況。此時存儲器只能尋址A13=1的地址空間（奇數(shù)片），A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。若對A13=0的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯誤地訪問到A13=1的對應(yīng)空間（奇數(shù)片）中去。17 .某機(jī)字長16

29、位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：8體交叉訪問時序：18 .什么是伸序訪問的局部性II?存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？解：程序運(yùn)行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（大約5:1）。存儲系統(tǒng)中Cache一主存層次采用了程序訪問的局部性原理。20. Cache做在CPU芯片內(nèi)有什么好處

30、？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：1 ）可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時不必占用外部總線；2 ）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率；3）可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通總大大縮短，故存取速度得以提高；將指令Cache和數(shù)據(jù)Cache分開有如下好處：1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成；2）指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性；3）數(shù)據(jù)Cache對不同數(shù)

31、據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點(diǎn)數(shù)據(jù)（如64位）。補(bǔ)充討論：Cache結(jié)構(gòu)改進(jìn)的第三個措施是分級實(shí)現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache（L1）和主存之間再設(shè)一個片外Cache（L2）,片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度（主存一L2L1）。21.設(shè)某機(jī)主存容量為4MB,Cache容量為16KB,每字塊有8個字，每字32位，設(shè)計(jì)一個四路組相聯(lián)映象（即Cache每組內(nèi)共有4個字塊）的Cache組織，要求：（1）畫出主存地址字段中各段的位數(shù)；（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、

32、1、299號單元讀出100個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提高多少倍？答：(1)由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：87232(2)由于題意中給出的字地址是連續(xù)的，故(1)中地址格式的最低2位不參加字的讀出操作。當(dāng)主存讀0號字單元時，將主存0號字塊(07)調(diào)入Cache(0組x號塊)，主存讀8號字單元時，將1號塊(815)調(diào)入Cache(1組x號塊)主存讀96號單元時，將12號塊(96103)調(diào)入Cache(12組x號塊)。定共需調(diào)100/813次，就把主存中的100

33、個數(shù)調(diào)入Cache。除讀第1遍時CPU需訪問主存13次外，以后重復(fù)讀時不需再訪問主存。則在800個讀操作中：訪Cache次數(shù)=(100-13)+700=787次k0.98%Cache命中率=787/80098%(3)設(shè)無Cache時訪主存需時800T(T為主存周期)，加入Cache后需時：(131.167+13)TRT/6+13T父787144.167T5.55倍力IJ:800T/144.167T有Cache和無Cache相比，速度提高4.55倍左右。23 .畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫入電流波形圖。解：24 .以寫入10010110為例，比較調(diào)頻制和改進(jìn)

34、調(diào)頻制的寫電流波形圖。解：寫電流波形圖如下：比較：1) )FM和MFM寫電流在位周期中心處的變化規(guī)則相同；2) MFM制除連續(xù)一串一0時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化；3) FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時位周期時間縮短一倍的情況。由圖可知，當(dāng)MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當(dāng)；4)由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。25.畫出調(diào)相制記錄0

35、1100010的驅(qū)動電流、記錄磁通、感應(yīng)電勢、同步脈沖及讀出代碼等幾種波形。解：注意：1 )畫波形圖時應(yīng)嚴(yán)格對準(zhǔn)各種信號的時間關(guān)系。2 )讀出感應(yīng)信號不是方波而是與磁翻轉(zhuǎn)邊沿對應(yīng)的尖脈沖；3)同步脈沖的出現(xiàn)時間應(yīng)能心裹1嗅選的讀出感應(yīng)信號，才能保證選通有效的讀出數(shù)據(jù)信號，并屏蔽掉無用的感應(yīng)信號。4)最后讀出的數(shù)據(jù)代碼應(yīng)與寫入代碼一致。22厘米，外徑33厘米，道密度為26 .磁盤組有六片磁盤，每片有兩個記錄面，存儲區(qū)域內(nèi)徑40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問：(1)共有多少存儲面可用？(2)共有多少柱面？(3)盤組總存儲容量是多少？(4)數(shù)據(jù)傳輸率是多少？解：(1)若去

36、掉兩個保護(hù)面，則共有：6X2-2=10個存儲面可用；(2)有效存儲區(qū)域=(33-22)/2=5.5cm柱面數(shù)=40道/cmX5.5=220道=n(3)內(nèi)層道周長=2269.08cm道容量=400位/cmx69.08cm=3454B面容量=3454BX220道=759,880B盤組總?cè)萘?759,880BX10面=7,598,800B(4)轉(zhuǎn)速=2400轉(zhuǎn)/60秒=40轉(zhuǎn)/秒數(shù)據(jù)傳輸率=3454BX40車/秒=138,160B/S注意：1)計(jì)算盤組容量時一般應(yīng)去掉上、下保護(hù)面；的精度選取不同將引起答案不同，一般取兩位小數(shù)；成)盤組總磁道數(shù)(=一個盤面上的磁道數(shù))與)柱面數(shù)4)數(shù)據(jù)傳輸率與盤面數(shù)無

37、關(guān)；5)數(shù)據(jù)傳輸率的單位時間是秒，不是分。27 .某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm,共有275道，求：(1)磁盤存儲器的存儲容量；(2)最高位密度(最小磁道的位密度)和最低位密度；(3)磁盤數(shù)據(jù)傳輸率；(4)平均等待時間。解：(1)存儲容量=275道X12288B/道*4面=13516800B(2)最高位密度=兀12288B/230=17B/mm=136位/mm(向下取整)最大磁道直徑=230mm+275道/5道X2=230mm+110mm=340mmH最低位密度=12288B/340=11B/mm=92位/m

38、m(向下取整)(3)磁盤數(shù)據(jù)傳輸率=12288BX3000轉(zhuǎn)/分=12288BX50轉(zhuǎn)/秒=614400B/S(4)平均等待時間=1/50/2=10ms討論：1、本題給出的道容量單位為字節(jié)，因此算出的存儲容量單位也是字節(jié)，而不是位；2、由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm(位/毫米)；3、平均等待時間是磁盤轉(zhuǎn)半圈的時間，與容量無關(guān)。弟五早1.I/O有哪些編址方式？各有何特點(diǎn)？解：常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址；特點(diǎn)：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣的格式，I/O設(shè)備和主存占用同一個地址空間，CPU可像訪問主存一樣訪問I/O設(shè)備，

39、不需要安排專門的I/O指令。I/O獨(dú)立編址方式時機(jī)器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時I/O地址與主存地址是兩個獨(dú)立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。討論：I/O編址方式的意義：I/O編址方式的選擇主要影響到指令系統(tǒng)設(shè)計(jì)時I/O指令的安排，因此描述其特點(diǎn)時一定要說明此種I/O編址方式又t應(yīng)的I/O指令設(shè)置情況。XI/O與內(nèi)存統(tǒng)一編址方式將I/O地址看成是存儲地址的一部分，占用主存空間；問題：確切地講，I/O與內(nèi)存統(tǒng)一編址的空間為總線空間，I/O所占用的是內(nèi)存的擴(kuò)展空間I/O獨(dú)立編址方式有明顯的I/O地址標(biāo)識，M而I/O與內(nèi)存統(tǒng)一的編址方式?jīng)]

40、有；問題：無論哪種編址方式，I/O地址都是由相應(yīng)的指令提供的，而地址本身并沒有特殊的標(biāo)識。2.簡要說明CPU與I/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場合？答：CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、同步、異步。適用場合分別為：直接控制適用于結(jié)構(gòu)極簡單、速度極慢的I/O設(shè)備，CPU直接控制外設(shè)處于某種狀態(tài)而無須聯(lián)絡(luò)信號。同步方式采用統(tǒng)一的時標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差不大，近距離傳送的場合。異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差較大、遠(yuǎn)距離傳送的場合。討論：注意I/O交換方式、I/O傳送分類方式與I/O聯(lián)絡(luò)方式的區(qū)別：串行

41、、并行I/O傳送方式常用于描述I/O傳送寬度的類型；I/O交換方式主要討論傳送過程的控制方法；I/O聯(lián)絡(luò)方式主要解決傳送時CPU與I/O之間如何取得通信聯(lián)系以建立起操作上的同步配合關(guān)系。X同步方式適用于CPU與I/O工作速度完全同步的場合。問題：I/O要達(dá)到與CPU工作速度完全同步一般是不可能的。同步方式的實(shí)質(zhì)是慢不就快如采用同步方式一般CPU達(dá)不到滿負(fù)荷工作。6.字符顯示器的接口電路中配有緩沖存儲器和只讀存儲器，各有何作用？解：顯示緩沖存儲器的作用是支持屏幕掃描時的反復(fù)刷新；只讀存儲器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。8.某計(jì)算機(jī)的I/O設(shè)備采用異步串行

42、傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止位。若要求每秒鐘傳送480個字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？解：480X10=4800位/秒=4800波特；波特一一是數(shù)據(jù)傳送速率波特率的單位。注：題意中給出的是字符傳送速率，即：字符/秒。要求的是數(shù)據(jù)傳送速率，串行傳送時一般用波特率表示。兩者的區(qū)別：字符傳送率是數(shù)據(jù)的方屯府效傳送率，不含數(shù)據(jù)格式信息；波特率是專I傳送率，含數(shù)據(jù)格式信息。10.什么是I/O接口？為什么要設(shè)置I/O接口？I/O接口如何分類？解：I/O接口一般指CPU和I/O設(shè)備間的連接部件；I/O接口分類方法很多，主要有：按數(shù)據(jù)傳送方式分有并

43、行接口和串行接口兩種；按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。12.結(jié)合程序查詢方式的接口電路，說明其工作過程。解：程序查詢接口工作過程如下（以輸入為例）：開命令接收門；T選中，發(fā)SEL信號T設(shè)備選擇器譯碼T接口T地址總線T1）CPU發(fā)I/O地址設(shè)備開始工作；T接口向設(shè)備發(fā)啟動命令TD置0,B置1T2）CPU發(fā)啟動命令DBR;T3）CPU等待，輸入設(shè)備讀出數(shù)據(jù)B置0,D置1;T接口T4）外設(shè)工作完成，完成信號CPU;T控制總線T5）準(zhǔn)備就緒信號6）輸入：CPU通過輸入指令（IN）將DBR中的數(shù)據(jù)取走；若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過程如下

44、：開命令接收門；T選中，發(fā)SEL信號T設(shè)備選擇器譯碼T接口T地址總線T1）CPU發(fā)I/O地址2）輸出：CPU通過輸出指令（OUT）將數(shù)據(jù)放入接口DBR中；設(shè)備開始工作；T接口向設(shè)備發(fā)啟動命令TD置0,B置1T3）CPU發(fā)啟動命令4） CPU等待，輸出設(shè)備將數(shù)據(jù)從DBR取走；B置0,D置1;T接口T5）外設(shè)工作完成，完成信號CPU,CPU可通過指令再次向接口DBR輸出數(shù)據(jù)，進(jìn)行第二次傳送。T控制總線T6）準(zhǔn)備就緒信號13 .說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。解：中斷向量地址和入口地址的區(qū)別：向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號，中斷入口地址是中斷服務(wù)程序首址。中斷向量

45、地址和入口地址的聯(lián)系：中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務(wù)程序入口地址。（兩種方法：在向量地址所指單元內(nèi)放一條JUM指令；主存中設(shè)向量地址表。參考8.4.3）討論：硬件向量法的實(shí)質(zhì)：當(dāng)響應(yīng)中斷時，為了更快、更可靠的進(jìn)入對應(yīng)的中斷服務(wù)程序執(zhí)行，希望由硬件直接提供中斷服務(wù)程序入口地址。但在內(nèi)存地址字較長時這是不可能的。因此由硬件先提供中斷源編號、再由編號間接地獲得中斷服務(wù)程序入口地址。這種中斷源的編號即向量地址。由于一臺計(jì)算機(jī)系統(tǒng)可帶的中斷源數(shù)量很有限，因此向量地址比內(nèi)存地址短得多，用編碼器類邏輯部件實(shí)現(xiàn)很方便。14 .在什么條件下，I/O設(shè)備

46、可以向CPU提出中斷請求？解：I/O設(shè)備向CPU提出中斷請求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1(D=1),中斷屏蔽碼為0(MASK=0),且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1(INTR=1)。15 .什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個部件，他起著開關(guān)中斷的作用(即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān))。16 .在什么條件和彳f么時間，CPU可以響應(yīng)I/O的中斷請求？解：CPU響應(yīng)I/O中斷請求的條件和時間是：當(dāng)中斷允許狀態(tài)為1(EINT=1),且至少有一個中斷請求被查到，則在一條指令執(zhí)行完時，響應(yīng)中斷。17 .某系統(tǒng)對輸入數(shù)據(jù)

47、進(jìn)行取樣處理，每抽取一個輸入數(shù)據(jù)，CPU就要中斷處理一次，將取樣的數(shù)據(jù)存至存儲器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就要將其取出進(jìn)行處理，這個處理需Q秒。試問該系統(tǒng)可以跟蹤到每秒多少次中斷請求？解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的處理不是中斷處理，因此Q秒不能算在中斷次數(shù)內(nèi)。N個數(shù)據(jù)所需的處理時間=PXN+Q秒平均每個數(shù)據(jù)所需處理時間=(PXN+Q)/N秒；求倒數(shù)得：該系統(tǒng)跟蹤到的每秒中斷請求數(shù)=N/(PXN+Q)次。19 .在程序中斷方式中，磁盤申請中斷的優(yōu)先權(quán)高于打印機(jī)。當(dāng)打印機(jī)正在進(jìn)行打印時，磁盤申請中斷請求。試問是否要將打印機(jī)輸出停下來，等磁

48、盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行？為什么？解：這是一道多重中斷的題，由于磁盤中斷的優(yōu)先權(quán)高于打印機(jī)，因此應(yīng)將打印機(jī)輸出停下來，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行。因?yàn)榇蛴C(jī)的速度比磁盤輸入輸出的速度慢，并且暫停打印不會造成數(shù)據(jù)丟失。討論：黑打印機(jī)不停，理由有如下幾種：打印內(nèi)容已存入打印機(jī)緩存；問題：1)如果打印機(jī)無緩存呢？2)如果打印機(jī)有緩存，還需要用程序中斷方式交換嗎？(應(yīng)用DMA)由于在指令執(zhí)行末查中斷，因此執(zhí)行打印指令時不會響應(yīng)磁盤中斷。問題：打印中斷處理程序=打印指令？采用字節(jié)交叉?zhèn)魉头绞?，?dāng)兩者同時請求中斷時，先響應(yīng)盤，再響應(yīng)打印機(jī)，交叉服務(wù)。問題：這是程序中斷方式嗎？由于

49、打印機(jī)速度比CPU慢得多，CPU將數(shù)據(jù)發(fā)送給打印機(jī)后，就去為磁盤服務(wù)，而這時打印機(jī)可自己慢慢打印。問題：停止打印機(jī)傳送=停止打印機(jī)動作?我有打印機(jī)，感覺上打印機(jī)工作是連貫的；問題：人的感覺速度=計(jì)算機(jī)工作速度？22.CPU對DMA請求和中斷請求的響應(yīng)時間是否一樣？為什么？解：CPU對DMA請求和中斷請求的響應(yīng)時間不一樣，因?yàn)閮煞N方式的交換速度相差很大，因此CPU必須以更短的時間間隔查詢并響應(yīng)DMA請求（一個存取周期末）。討論：CPU對DMA的響應(yīng)是即時的；M隨時都能響應(yīng)？CPU響應(yīng)DMA的時間更短；丈DDMA比中斷速度高；短、高或不一樣的具體程度？x不一樣。因?yàn)镈MA與CPU共享主存，會出現(xiàn)兩

50、者爭用主存的沖突，CPU必須將總線讓給DMA接口使用，常用停止CPU訪存、周期竊取及DMA與CPU交替訪存三種方式有效的分時使用主存；這種情況僅僅存在于DMA與中斷程序之間嗎？答非所問。24. DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不同？畫圖說明解：兩種DMA方式的工作流程見下頁，其主要區(qū)別在于傳送階段，現(xiàn)行程序是否完全停止訪存。停止CPU訪存方式的DMA工作流程如下：現(xiàn)行程序CPUDMACI/OCPUDMACI/OBCD周期竊取方式的DMA工作流程如下：現(xiàn)行程序CPUDMACI/OCPUDMACI/OBCD25. s,試問該外設(shè)是否可用程序中斷方式與主機(jī)交換信息，

51、為什么？片限設(shè)某設(shè)備向CPU傳送信息的最高頻率是40K次/秒，而相應(yīng)的中斷處理程序其執(zhí)行時間為40sN解：該設(shè)備向CPU傳送信息的時間間隔=1/40K=0.025X103=25<s也0則：該外設(shè)不能用程序中斷方式與主機(jī)交換信息，因?yàn)槠渲袛嗵幚沓绦虻膱?zhí)行速度比該外設(shè)的交換速度慢。討論：s）比較接近，傳送過程會頻繁的打斷CPU執(zhí)行主程序，而執(zhí)行中斷服務(wù)程序，因此不能用程序中斷方式。Ms）與中斷處理時間（40kxI/O傳送（25錯：此時CPU還有可能執(zhí)行主程序嗎？舉例說明：（輸入）假設(shè)初始CPU空閑，則當(dāng)I/O將第一個數(shù)據(jù)放在接口的數(shù)據(jù)緩沖寄存器中后，向CPU發(fā)第一個中斷請求，CPU立即響應(yīng)；

52、I/O設(shè)備勻速運(yùn)行，s時響應(yīng)；出后，第二個中斷請求到來，CPU正在執(zhí)行中斷程序接收第一個數(shù)據(jù)，40.25s時響應(yīng)；Ms后，第三個中斷請求到來，CPU正在執(zhí)行中斷程序接收第二個數(shù)據(jù)，要到80M50s后，第四個中斷請求到來，但此時第三個中斷請求還沒有響應(yīng)，則放在數(shù)據(jù)緩沖寄存器中的第三個數(shù)據(jù)來不及接收，被第四個數(shù)據(jù)沖掉；固5討論：s,CPU大部分時間處于，沓步等待I狀態(tài)；R交換一次用時25+40=65XsN錯1:25I/O傳送間隔主要指設(shè)備準(zhǔn)備數(shù)據(jù)的時間（輸入），這段時間設(shè)備與CPU并行工作。錯2:程序中斷不存在踏步等待。X10-6=1X40X40K,6秒，時間過長，用程序中斷不劃算；中斷處理程序執(zhí)

53、行時間=?x錯1:設(shè)備傳送頻率錯2:越慢速的設(shè)備越適合用中斷。若外設(shè)與CPU之間有足夠大的緩沖區(qū)，則可以用程序中斷方式；父如果安排足夠大的緩沖區(qū)，為何不用DMA方式？討論（續(xù)）：兩者速度相差較小沒有必要用中斷。26. s,是否可采用一條指令執(zhí)行結(jié)束時響應(yīng)DMA請求的方案，為什么？若不行，應(yīng)采取什么方案？吃磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，分8個扇區(qū)，每扇區(qū)存儲1K字節(jié)，主存與磁盤存儲器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長執(zhí)行時間是25解：先算出磁盤傳送速度，然后和指令執(zhí)行速度進(jìn)行比較得出結(jié)論。1616=1KX8X8+道容量=1KBX8=1KX4=4K字?jǐn)?shù)傳率=4K字X30

54、00轉(zhuǎn)/分=4K字X50轉(zhuǎn)/秒=200K字/秒s55個字的傳送時間=1/200K字/秒注：在此1K=1024,來自數(shù)據(jù)塊單位縮寫。5s及25s,所以不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA請求的方案，應(yīng)采取每個CPU機(jī)器周期末查詢及響應(yīng)DMA請求的方案（通常安排CPU機(jī)器周期=MM存取周期）。N討論：扇面、扇段和扇區(qū)：扇面指磁盤分區(qū)后形成的扇形區(qū)域；扇段指扇面上一個磁道所對應(yīng)的弧形區(qū)域；扇區(qū)通常用來泛指扇面或扇段。由于磁盤是沿柱面存取而不是沿扇面存取，因此習(xí)慣上扇區(qū)即指扇段，不用特別說明也不會引起誤會。問題：是否磁盤轉(zhuǎn)一圈讀完所有扇區(qū)上的磁道？答：應(yīng)為：磁盤轉(zhuǎn)一圈讀完一個磁道上的所有扇區(qū)，然后轉(zhuǎn)到下

55、一盤面的同一位置磁道接著讀（如果文件未讀完的話）。Ms,CPU工作周期大于主存周期，應(yīng)采用DMA與CPU交替訪存；出，CPU執(zhí)行指令20Ns內(nèi)主存占用5M行，在25s;棒昔1:題意為CPU執(zhí)行指令25指令周期；豐錯2:CPU工作周期=內(nèi)存周期（同步控制）而父不行，傳送間隔=20ms,遠(yuǎn)大于指令執(zhí)行周期，應(yīng)在DMA接口設(shè)一小容量存儲器，可減少DMA傳送占用總線時間；對于想采用DMA的慢速設(shè)備（像打印機(jī)等），可采用此法，對于磁盤不需要。另外，占用總線時間較長的DMA傳送為停止CPU訪存DMA,如采用周期竊取方式的DMA,每次傳送只占一個主存周期時間DMA三種方式的綜合性能。27.試從下面七個方面比較程序查詢、程序中斷和(1)數(shù)據(jù)傳送依賴軟件還是硬件；(2)傳送數(shù)據(jù)的基本單位；(3)并行性；(4)主動性；(5)傳輸速度；(6)經(jīng)濟(jì)性；(7)應(yīng)用對象。解：比較如下：(1)程序查詢、程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，這里指主要的趨勢)(2)程序查詢、程序中斷傳送數(shù)據(jù)的基