計(jì)算機(jī)組成原理期末考試試題

1、-1 -選擇題（每小題2分，共40 分）1完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 。A. 運(yùn)算器、存儲(chǔ)器、控制器B. 外部設(shè)備和主機(jī)C. 主機(jī)和實(shí)用程序D. 配套的硬件設(shè)備和軟件系統(tǒng)2下列數(shù)中最小的數(shù)為。A. （ 101001） 2B（52） 8C. （101001） BCDD. （233） 163定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范 圍是。A. -215 +( 215 -1)C. -( 215 + 1) +215B -(215 -) + (215 -)D. -215 +2154存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來。A. 存放數(shù)據(jù)B.存放程序C.存放數(shù)據(jù)和程序D.存放微程序

2、5.變址尋址方式中，操作數(shù)的有效地址等于 。A.基值寄存器內(nèi)容加上形式地址B.堆棧指示器內(nèi)容加上形式地址C .變址寄存器內(nèi)容加上形式地址D .程序計(jì)數(shù)器內(nèi)容加上形式地址6程序控制類指令的功能是<A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B. 進(jìn)行主存和CPU之間的數(shù)據(jù)傳送C. 進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行的順序7. 在CPU中跟蹤指令后繼地址的寄存器是 。A.主存地址寄存器B.程序計(jì)數(shù)器C.指令寄存器D.狀態(tài)條件寄存器8. 信息只用一條傳輸線，且采用脈沖傳送的方式稱為 。A.串行傳送B.并行傳送C.并串型傳送D.分時(shí)傳送9常用的虛擬存儲(chǔ)系統(tǒng)由 兩級(jí)存儲(chǔ)器組成。A .主存一輔存B .

3、快存一主存C.快存一輔存D .通用寄存器一主存10.某計(jì)算機(jī)的字長(zhǎng)16位，它的存儲(chǔ)容量是64KB,若按字編址，那么它的尋址范圍是。B 32KD. 32KBA. 64KC. 64KB11下面敘述的概念中是正確的。A .總線一定要和接口相連B .接口一定要和總線相連C.通道可以代替接口D .總線始終由CPU控制和管理12.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過來實(shí)現(xiàn)。A .原碼運(yùn)算的二進(jìn)制減法器B .補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D .補(bǔ)碼運(yùn)算的二進(jìn)制加法器13. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是A 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行B 一條微指令由若干條機(jī)器指令

4、組成C每一條機(jī)器指令由一條微指令來執(zhí)行D每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行14. 某DRAM芯片，其存儲(chǔ)容量為512KX8位，該芯片的地址線和數(shù)據(jù)線 數(shù)目為。A. 8, 512 B. 512, 815. 同步控制是。A.只適用于CPU控制的方式C.由統(tǒng)一時(shí)序信號(hào)控制的方式16 .指令周期是指.A. CPU從主存取出一條指令的時(shí)間C. 18, 8 D。19, 8B. 只適用于外圍設(shè)備控制的方式D. 所有指令執(zhí)行時(shí)間都相同的方式B. CPU執(zhí)行一條指令的時(shí)間C. CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D. 時(shí)鐘周期時(shí)間17. 不是發(fā)生中斷請(qǐng)求的條件。A .一條指令執(zhí)行結(jié)束B

5、 .一次I/O操作結(jié)束C. 機(jī)器內(nèi)部發(fā)生故障D .一次DMA操作結(jié)束18. 輸入輸出指令的功能是 A進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C進(jìn)行CPU與I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行的順序19. 計(jì)算機(jī)系統(tǒng)的輸入輸出接口是之間的交接界面。A. CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備C.存儲(chǔ)器與外圍設(shè)備D.CPU與系統(tǒng)總線20. 在采用DMA方式的I/O系統(tǒng)中，其基本思想是在之間建立直 接的數(shù)據(jù)通路。A .CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備C.外設(shè)與外設(shè)D.CPU與主存四. 計(jì)算題（共15分）1、機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)為81 （十六進(jìn)制），當(dāng)它分別表示原碼、補(bǔ)碼、反碼時(shí)，等價(jià)的十進(jìn)制數(shù)分別是多少？（5分）2、已知X補(bǔ)=00.110110,Y補(bǔ)=-11.010011求X補(bǔ)-Y補(bǔ)二？并指出是否有溢出，是何種溢出？ （5分）3、欲寫入代碼為10011100 （不連校驗(yàn)位），采用偶校驗(yàn)，寫出配校驗(yàn)位后 的校驗(yàn)碼？ （5分）五、應(yīng)用題（共25分）1、某半導(dǎo)體存儲(chǔ)器容量為4Kx8b。其中固化區(qū)容量為2KB，擬選用EPROM 芯片2716 （2Kx8b）;工作區(qū)2KB，選用RAM 芯片2114（ 1Kx4b）。地址總