時間交替超高速ADC技術(shù)解析

1、時間交替超高速ADC技術(shù)解析上網(wǎng)日期: 2010年02月25日 采用時間交替模數(shù)轉(zhuǎn)換器(ADC)，以每秒數(shù)十億次的速度采集同步采樣模擬信號，對于設(shè)計工程師來說，這是一項極大的技術(shù)挑戰(zhàn)，需要非常完善的混合信號電路。時間交替的根本目標(biāo)是通過增加轉(zhuǎn)換器，在不影響分辨率和動態(tài)性能的前提下使采樣頻率增倍。 本文探討時間交替模數(shù)轉(zhuǎn)換器的主要技術(shù)難點，并提供切實可行的系統(tǒng)設(shè)計指導(dǎo)，包括可解決上述問題的創(chuàng)新性元件功能和設(shè)計方法。本文還提供從7Gsps雙轉(zhuǎn)換器芯片“交替解決方案”測得的FFT結(jié)果。最后，文章還描述了實現(xiàn)高性能所需的應(yīng)用支持電路，包括時鐘源和驅(qū)動放大器。 對更高采樣速度的需求不斷增加 何時提高采樣

2、頻率會更加有益，其中的原因又是什么呢？這個問題有多種答案。模數(shù)轉(zhuǎn)換器的采樣速度基本上直接決定了可以在一個采樣瞬間進行數(shù)字化的瞬時帶寬。尼奎斯特和香農(nóng)采樣定理證明了最大可用采樣帶寬(BW)相當(dāng)于采樣頻率Fs的一半。 3GSPS模數(shù)轉(zhuǎn)換器實現(xiàn)了在一次采樣期內(nèi)采集1.5GHz模擬信號頻譜。如果采樣速度翻倍，尼奎斯特帶寬也倍增至3GHz。通過時間交替實現(xiàn)采樣帶寬倍增對于很多應(yīng)用來說都是有益的。例如，無線電收發(fā)器架構(gòu)可以增加信息信號載波數(shù)，從而增加系統(tǒng)數(shù)據(jù)輸出量。采樣頻率倍增還可以提高采用飛行時間(TOF)原理的LIDAR測量系統(tǒng)的分辨率。實際上，通過縮短有效采樣期可以降低飛行時間測量值的不確定性。 數(shù)

3、字示波器還需要高采樣頻率Fs/輸入頻率FIN比值，以準(zhǔn)確采集復(fù)合模擬或數(shù)字信號。要采集輸入頻率的諧波部分，就要求采樣頻率必須是輸入頻率（最大值）的倍數(shù)。例如，如果示波器采樣頻率不夠高，且更高階諧波位于模數(shù)轉(zhuǎn)換器的尼奎斯特帶寬外，方形波將顯示為正弦形。 圖1說明了示波器前端雙倍采樣頻率的益處。6GSPS采樣波形是采樣模擬輸入更準(zhǔn)確的表示形式。很多其他測試儀器系統(tǒng)（例如質(zhì)譜儀和伽馬射線望遠鏡）依靠較高的過采樣/FIN進行脈沖波形測量。 圖1：以3GSPS和6GSPS采樣的247.77MHz信號的時域值圖。 增加采樣頻率還具有其他優(yōu)點。過采樣信號還實現(xiàn)了通過數(shù)字濾波在數(shù)字域改善增益的特點。實際上，模

4、數(shù)轉(zhuǎn)換器噪聲底可在更大輸出帶寬上擴散。倍增固定輸入帶寬的采樣率在動態(tài)范圍使噪聲改善了3dB。采樣頻率每倍增一次，將為動態(tài)范圍提供一個附加3dB。 時間交替技術(shù)的難點 時間交替的主要難點是通道間采樣時鐘邊沿的精確校準(zhǔn)和IC間固有變化的補償。精確匹配各單獨模擬數(shù)據(jù)轉(zhuǎn)換器間的增益、偏移和時鐘相位是一項很大的挑戰(zhàn)，主要因為這些參數(shù)都取決于頻率。除非能夠?qū)崿F(xiàn)這些參數(shù)的精確匹配，否則動態(tài)性能和分辨率將會降低。圖2顯示了三個主要誤差源。 圖2：交替模數(shù)轉(zhuǎn)換器產(chǎn)生的增益、偏移和時間誤差。 采樣時鐘相位調(diào)整 通常，雙通道交替轉(zhuǎn)換器系統(tǒng)需要模數(shù)轉(zhuǎn)換器輸入采樣時鐘的時間移動1/2個時鐘周期。但是，ADC083000

5、結(jié)構(gòu)使用芯片內(nèi)交替，其時鐘頻率等于采樣率的一半，即3GSPS的時鐘頻率為1.5GHz。因此，對于采用兩個ADC083000的雙通道系統(tǒng)，模數(shù)轉(zhuǎn)換器輸入采樣時鐘邊沿必須移動1/4個時鐘周期或錯開90(。即1.5GHz時鐘對應(yīng)于166.67ps。 可以相對準(zhǔn)確地計算出對應(yīng)1/4時鐘周期相移的時鐘信號走線長度。對于FR4印刷電路板材料，信號以20cm/ns（即50ps為1cm）的速度傳播。例如，如果傳輸?shù)揭粋€模數(shù)轉(zhuǎn)換器的時鐘走線比另一個長3cm，這將產(chǎn)生150ps的相移。難點在于精確符合附加的16.67ps時移。 ADC083000具有集成的時鐘相位調(diào)整功能，使用戶可以向輸入采樣時鐘添加延時，以相對

6、于另一模數(shù)轉(zhuǎn)換器的采樣時鐘實現(xiàn)相移?？梢酝ㄟ^SPI總線，采用兩個內(nèi)部寄存器手動調(diào)整模數(shù)轉(zhuǎn)換器的時鐘相位。只能沿一個方向?qū)崿F(xiàn)相移，增加延時。設(shè)計工程師應(yīng)確定兩個分立模數(shù)轉(zhuǎn)換器中的位置，確定哪一個“在前”并調(diào)整其相位，使其采樣邊沿與另一模數(shù)轉(zhuǎn)換器采樣邊沿呈90o，從而可實現(xiàn)亞皮秒調(diào)整分辨率。通道間增益和偏移匹配 在雙轉(zhuǎn)換器交替系統(tǒng)中，通道增益失配產(chǎn)生的誤差電壓會導(dǎo)致Fs/2-FIN和Fs/4±FIN發(fā)生圖像雜散信號（假設(shè)輸入信號在第一尼奎斯特頻帶內(nèi)）。8位轉(zhuǎn)換器具有28或256個編碼。假設(shè)轉(zhuǎn)換器全輸入范圍為Vp-p,，LSB大小等于1V/256=3.9mV。我們可以得出1/2LSB精確度

7、需要的增益匹配為0.2%。 ADC083000的輸入全范圍電壓或增益可以使用9位數(shù)據(jù)分辨值進行線性且單調(diào)的調(diào)整。調(diào)整范圍是標(biāo)稱700mVp-p差分值的±20%，或560mVp-p至840mVp-p。 840mV-560mV=280mV. 29=512步幅 280mV/512=546.88V 此微調(diào)允許比上述要求大0.2%的增益匹配。 相鄰?fù)ǖ篱g的偏移失配將產(chǎn)生誤差電壓，導(dǎo)致Fs/2處發(fā)生偏移雜散信號。由于偏移雜散信號位于尼奎斯特頻帶邊沿，雙通道系統(tǒng)的設(shè)計人員通?？梢該?jù)此計劃系統(tǒng)頻率，并著力于增益和相位匹配。 但是，假設(shè)需要的偏移匹配也是1/2LSB，ADC083000的輸入偏移可以使

8、用9位分辨率從標(biāo)稱零偏移線性且單調(diào)的調(diào)整為45mV偏移。因此，每個編碼步幅提供0.176mV偏移，9位分辨率實現(xiàn)1/2LSB精確度。 數(shù)字輸出的同步化 從兩個模數(shù)轉(zhuǎn)換器輸出的數(shù)據(jù)流同步化對于實現(xiàn)優(yōu)異采樣速度和帶寬組合至關(guān)重要。也就是說，如果各轉(zhuǎn)換器間未實現(xiàn)輸出同步，就無法采集有意義的數(shù)據(jù)。千兆采樣率模數(shù)轉(zhuǎn)換器可多路分離輸出數(shù)據(jù)，以降低數(shù)字輸出數(shù)據(jù)傳輸率。用戶可以選擇使數(shù)據(jù)傳輸率分離為1/2或1/4，這取決于采用的FPGA技術(shù)的處理能力。 輸出采集時鐘(DCLK)也被分離，可在SDR或DDR模式中配置。但是，多路分離帶來新的考量問題，因為現(xiàn)在增加了輸入采樣時鐘和各模數(shù)轉(zhuǎn)換器DCLK輸出之間的協(xié)調(diào)

9、不確定性。為了克服這個問題，ADC083000可以精確復(fù)位采樣時鐘輸入與DCLK輸出的關(guān)系，這由用戶提供的DCLK_RST脈沖確定。這允許一個系統(tǒng)中采用多個模數(shù)轉(zhuǎn)換器，使其DCLK（和數(shù)據(jù)）輸出在與采樣共享輸入時鐘相同的時間點躍遷，從而實現(xiàn)多個模數(shù)轉(zhuǎn)換器之間的同步。 數(shù)字交替方法 模擬校準(zhǔn)是實現(xiàn)高動態(tài)范圍、高整體集成解決方案的行之有效的方法，其集成的時鐘相位、增益和偏移調(diào)整功能可提供高精確度。 模擬校準(zhǔn)的可行替代方法是用于交替數(shù)據(jù)的數(shù)字校正算法。此方法尋求在數(shù)字域校正數(shù)據(jù)轉(zhuǎn)換器失配，而不需要任何模擬偏移、增益或相位校正。理論上，這些算法可獨立工作，不需要實現(xiàn)校準(zhǔn)或了解輸入信號。此外，數(shù)字偏移、

10、增益和相位校正因素的匯合時間也是關(guān)鍵系統(tǒng)指標(biāo)。 SP Devices公司開發(fā)的算法經(jīng)過驗證是符合這些條件的一種數(shù)字后處理方法。SP Devices的ADX技術(shù)持續(xù)提供模數(shù)轉(zhuǎn)換器的增益、偏移和時間偏差誤差的后臺估計值，而不需要任何特殊校準(zhǔn)信號或后期微調(diào)。此算法對于校正靜態(tài)和動態(tài)失配誤差很有效。 ADX技術(shù)估計誤差，并使用抑制的全部失配誤差重新構(gòu)建信號。IP-core的誤差校正算法對于任何輸入信號類型均有效。該數(shù)字信號處理的結(jié)果超出ADX核心的時間交替頻譜，并消除了與失配相關(guān)的明顯交替失真雜散信號。 配備兩個ADC0830003GSPS、8位模數(shù)轉(zhuǎn)換器的美國國家半導(dǎo)體參考板展示了SP Device

11、s的算法。數(shù)據(jù)轉(zhuǎn)換器使用板上FPGA中內(nèi)嵌的ADX技術(shù)實現(xiàn)交替。圖3為7GSPS數(shù)字化卡的框圖。 圖3：含LMX2531和LMH6554的ADQ108系統(tǒng)框圖。 圖4是SPDevicesADQ108數(shù)據(jù)采集卡的輸出頻譜性能圖。值得注意的是雜散峰值部分是由于諧波失真所致，交替雜散信號已大幅減少。關(guān)于數(shù)據(jù)采集卡的其他詳細信息，請參見：。 圖4：采用ADX技術(shù)的模數(shù)轉(zhuǎn)換器組合頻譜。 超高速模數(shù)轉(zhuǎn)換器支持電路 為了實現(xiàn)使用ADC083000等數(shù)據(jù)轉(zhuǎn)換器可達到的高級性能，需要確保支持電路具有與數(shù)據(jù)轉(zhuǎn)換器本身相匹配的性能。支持電路的關(guān)鍵要素包括： 1) 高性能、低抖動時鐘源。 2) 用于驅(qū)動模數(shù)轉(zhuǎn)換器輸入

12、的高線性、低噪聲放大器或平衡/不平衡變換器。 建議使用LMX2531或LMX2541時鐘同步器生成低抖動模數(shù)轉(zhuǎn)換器時鐘信號，使用LMH6554驅(qū)動模數(shù)轉(zhuǎn)換器模擬輸入。 LMX2531集成了鎖相環(huán)(PLL)和VCO，并提供優(yōu)于-160dBc/Hz的噪聲底?？商峁┒喾N版本芯片接納553MHz至2790MHz的不同頻帶。 為了實現(xiàn)更好的高輸入頻率SNR性能，建議使用較低相位噪聲LMX2541作為適合的時鐘源。LMX2541在2.1GHz具有小于2毫弧度角(mrad)均方根的噪聲，在3.5GHz具有小于3.5mrad均方根的噪聲。LMX2541的鎖相環(huán)具有-225dBc/Hz的校正噪聲底，能在整數(shù)和分?jǐn)?shù)模式中以最高104MHz相位檢測速率（比較頻率）工作。 LMH6554是業(yè)界最高性能的差分放大器。LMH6554的低阻抗差分輸出可用于驅(qū)動模數(shù)轉(zhuǎn)換器輸入和任何中間濾波級。這種寬頻全差分放大器可驅(qū)動8位至16位高速模數(shù)轉(zhuǎn)換器，在800MHz以下具有0.1dB增益平坦度，在250MH時具有72dBcSFDR，并具有0.9nV/sqrtHz低輸入電壓噪聲性能。 LMH6554在75MHz以下具有16位線性度，可驅(qū)動2V峰-峰電壓至最低200負(fù)荷。LMH6554通過外部增益設(shè)置電阻器和集成共模反饋，可使用