Verilog HDL簡單計算器設(shè)計

1、精選文檔目 錄第一章 設(shè)計目的及任務要求11.1 設(shè)計目的11.2 設(shè)計任務11.3 課設(shè)要求1第二章 設(shè)計思路22.1 設(shè)計總體框圖22.2 設(shè)計原理22.2.1 計算其原理22.2.2 數(shù)碼顯示原理22.2.3 八位數(shù)碼管掃描的原理3第三章 設(shè)計源程序及分析43.1 計算器模塊43.1.1 計算器源程序43.1.2 計算器程序分析43.2 數(shù)碼管顯示部分53.2.1 數(shù)碼管顯示源程序53.2.2 數(shù)碼管顯示程序分析53.3 循環(huán)掃描模塊63.3.1 循環(huán)掃描程序63.3.2 循環(huán)程序分析63.4 總程序及其分析7第四章 時序仿真和結(jié)果驗證104.1 計算器時序仿真及其分析104.2 數(shù)碼管

2、時序仿真及分析104.3 總體時序仿真圖104.4 結(jié)果驗證11第五章 心得體會12第一章 設(shè)計目的及任務要求1.1 設(shè)計目的（1）進一步加強熟練EDA基礎(chǔ)知識。（2）熟練掌握Quartus 6.0軟件的使用以及用該軟件編程和仿真的全過程。（3）培養(yǎng)獨立思考問題，解決問題的能力以及查閱相關(guān)資料和資料的正確使用能力，為明年的畢業(yè)設(shè)計打下良好的設(shè)計基礎(chǔ)。1.2 設(shè)計任務設(shè)計一個簡單計算器，輸入為8位二進制數(shù)，分別用兩位數(shù)碼管顯示，輸出的計算結(jié)果為16位二進制數(shù)，并用四位數(shù)碼管顯示，能夠?qū)崿F(xiàn)+、-、 *、/ 四種運算，其中除法的結(jié)果顯示分為商和余數(shù)兩部分，分別用兩位數(shù)碼管顯示。1.3 課設(shè)要求（1）

3、 說明題目的設(shè)計原理和思路、采用方法及設(shè)計流程。（2） 系統(tǒng)框圖、Verilog語言設(shè)計程序或原理圖。（3） 對各子模塊的功能以及各子模塊之間的關(guān)系做較詳細的描述。（4） 詳細說明調(diào)試方法和調(diào)試過程。（5） 說明測試結(jié)果：仿真時序圖和結(jié)果顯示圖，并對其進行說明和分析。第二章 設(shè)計思路2.1 設(shè)計總體框圖有分析可知，本次課程設(shè)計可以分成五個木塊來實現(xiàn)相應的功能，分別是輸入模塊，計算模塊，掃描模塊，輸出模塊以及顯示模塊。圖一 設(shè)計總體框圖2.2 設(shè)計原理2.2.1 計算其原理Verilog語言中可直接用運算符+、-、*、/、%來實現(xiàn)四則運算，系統(tǒng)會根據(jù)程序自動綜合出相應的計算器。分別是加法器模塊，

4、減法器模塊，乘法器模塊和除法器模塊，當程序變得正確的話則各個程序會按照一定的步驟一步步的往下執(zhí)行的。2.2.2 數(shù)碼顯示原理7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/CPLD中來實現(xiàn)。設(shè)計7段譯碼器，輸出信號LED7S的7位分別接如圖一數(shù)碼管的7個段，高位在左，低位在右。例如當LED7S輸出為“1101101”時，數(shù)碼管的7個段：g、f、e、d、c、b、a分別接1、1、0、1、1、0、1；接有高電平的

5、段發(fā)亮，于是數(shù)碼管顯示“5”。注意，這里沒有考慮表示小數(shù)點的發(fā)光管，如果要考慮，需要增加段h。共陰極七段數(shù)碼管的原理圖如下圖二所示。圖二 共陰極七段數(shù)碼管2.2.3 八位數(shù)碼管掃描的原理圖三所示的是8位數(shù)碼掃描顯示電路，其中每個數(shù)碼管的7個段： g、f、e、d、c、b、a都分別連在一起，8個數(shù)碼管分別由8個選通信號k1、k2、k8來選擇。被選通的數(shù)碼管顯示數(shù)據(jù)，其余關(guān)閉。如在某一時刻，k3為高電平，其余選通信號為低電平，這時僅k3對應的數(shù)碼管顯示來自段信號端的數(shù)據(jù)，而其它7個數(shù)碼管呈現(xiàn)關(guān)閉狀態(tài)。根據(jù)這種電路狀況，如果希望在8個數(shù)碼管顯示希望的數(shù)據(jù)，就必須使得8個選通信號k1、k2、k8分別被單

6、獨選通，并在此同時，在段信號輸入口加上希望在該對應數(shù)碼管上顯示的數(shù)據(jù)，于是隨著選通信號的掃變，就能實現(xiàn)掃描顯示的目的。圖三 8位數(shù)碼管顯示驅(qū)動電路掃描電路通過可調(diào)時鐘輸出片選地址SEL2.0。由SEL2.0 通過3-8譯碼器決定了8位中的哪一位顯示，SEL2.0變化的快慢決定了掃描頻率f掃描的快慢。掃描頻率大于人眼的分辨率時，呈現(xiàn)出八個數(shù)碼管同時點亮。第三章 設(shè)計源程序及分析3.1 計算器模塊3.1.1 計算器源程序mdule jsq(a,b,c,out);input7:0a,b;input1:0c;otput15:0out;reg 15:0outreg7:0out1,out2;always(

7、a,b,c,out)case(c)2b00:out=a+b;2b01:out=a-b;2b10:out=a*b;2b11:beginout1=a/b;out2=a%b;out=out1,out2;enddefault:;endcaseendmodule3.1.2 計算器程序分析該模塊是本次設(shè)計的核心部分，用于實現(xiàn)四則運算，兩位八位二進制數(shù)a、b作為待計算的輸入，并輸入兩位二進制數(shù)c作為計算功能選擇，00代表加法運算、01代表減法運算、10代表乘法運算、11代表除法運算。輸出16位二進制數(shù)out位運算結(jié)果。并在總體設(shè)計中把輸入、輸出端接到數(shù)碼管上。3.2 數(shù)碼管顯示部分3.2.1 數(shù)碼管顯示源程

8、序module DECL7S (A, LED7S);input 3:0 A;output 6:0 LED7S;reg 6:0 LED7S;always (A) begin case(A) 4b0000 : LED7S=7b0111111; 4b0001: LED7S = 7b0000110 ; 4b0010: LED7S = 7b1011011; 4b0011: LED7S = 7b1001111; 4b0100: LED7S = 7b1100110 ; 4b0101: LED7S = 7b1101101; 4b0110: LED7S = 7b1111101 ; 4b0111: LED7S =

9、 7b0000111 ; 4b1000: LED7S = 7b1111111 ; 4b1001: LED7S = 7b1101111 ; 4b1010: LED7S = 7b1110111 ; 4b1011: LED7S = 7b1111100 ; 4b1100: LED7S = 7b0111001 ; 4b1101: LED7S = 7b1011110 ; 4b1110: LED7S = 7b1111001 ; 4b1111: LED7S = 7b1110001 ; endcase endendmodule3.2.2 數(shù)碼管顯示程序分析該模塊是整個設(shè)計中的顯示部分，是一個編碼器組合邏輯設(shè)計，

10、每個數(shù)碼管可顯示十六進制0至F，對應4位二進制數(shù)，因此輸入端a、b分別用兩個數(shù)碼管顯示，輸出out用四個數(shù)碼管顯示，該設(shè)計中需要八個同樣的數(shù)碼管顯示器，即。此模塊將在總程序中被調(diào)用八次。3.3 循環(huán)掃描模塊3.3.1 循環(huán)掃描程序modulexhsm(clk,rst,count,Dout);inputclk,rst;output6:0Dout;output2:0count;reg6:0Dout;reg2:0count;always(posedge clk or negedge rst)beginif(!rst)count=3b000;else if(count=3b111)count=3b00

11、0;elsecount=count+3b001;endalways(posedge clk)begincase(count)3b000: Dout=LED7S1;3b001:Dout=LED7S2;3b010:Dout=LED7S3;3b011:Dout=LED7S4;3b100: Dout=LED7S5;3b101:Dout=LED7S6;3b110:Dout=LED7S7;3b111:Dout=LED7S8;endcaseendendmodule3.3.2 循環(huán)程序分析該模塊是一個循環(huán)計數(shù)器，在時鐘和復位信號的控制下，從000111循環(huán)計數(shù)分別控制八個數(shù)碼管循環(huán)點亮，由于時鐘的頻率比較快，

12、大于人眼的分辨率，所以顯示出八個數(shù)碼管同時點亮，即同時顯示計算器的輸入、輸出。3.4 總程序及其分析module jsq9(a,b,c,Dout,count,clk,rst);input7:0a,b;input clk,rst;input1:0c;output6:0Dout;output 2:0count;reg6:0Dout;reg2:0count;reg15:0out;reg6:0 LED7S1,LED7S2,LED7S3,LED7S4, LED7S5,LED7S6,LED7S7,LED7S8;DECL7S u1(.A(a7:4) , .LED7S(LED7S1);DECL7S u2(.A

13、(a3:0) , .LED7S(LED7S2);DECL7S u3(.A(b7:4) , .LED7S(LED7S3);DECL7S u4(.A(b3:0) , .LED7S(LED7S4);DECL7S u5(.A(out15:12) , .LED7S(LED7S5);DECL7S u6(.A(out11:8) , .LED7S(LED7S6);DECL7S u7(.A(out7:4) , .LED7S(LED7S7);DECL7S u8(.A(out3:0) , .LED7S(LED7S8);reg7:0out1,out2;always(a,b,c,Dout,count,clk,rst)c

14、ase(c)2b00:out=a+b;2b01:out=a-b;2b10:out=a*b;2b11:beginout1=a/b;out2=a%b;out=out1,out2;enddefault:;endcasealways(posedge clk or negedge rst)beginif(!rst)count=3b000;else if(count=3b111)count=3b000;elsecount=count+3b001;endalways(posedge clk)begincase(count)3b000: Dout=LED7S1;3b001:Dout=LED7S2;3b010:

15、Dout=LED7S3;3b011:Dout=LED7S4;3b100: Dout=LED7S5;3b101:Dout=LED7S6;3b110:Dout=LED7S7;3b111:Dout=LED7S8;endcaseendendmodulemodule DECL7S (A, LED7S);input 3:0 A;output 6:0 LED7S;reg 6:0 LED7S;always (A) begin case(A) 4b0000 : LED7S=7b0111111; 4b0001: LED7S = 7b0000110 ; 4b0010: LED7S = 7b1011011; 4b00

16、11: LED7S = 7b1001111; 4b0100: LED7S = 7b1100110 ; 4b0101: LED7S = 7b1101101; 4b0110: LED7S = 7b1111101 ; 4b0111: LED7S = 7b0000111 ; 4b1000: LED7S = 7b1111111 ; 4b1001: LED7S = 7b1101111 ; 4b1010: LED7S = 7b1110111 ; 4b1011: LED7S = 7b1111100 ; 4b1100: LED7S = 7b0111001 ; 4b1101: LED7S = 7b1011110

17、; 4b1110: LED7S = 7b1111001 ; 4b1111: LED7S = 7b1110001 ; endcase endendmodule該程序是本次設(shè)計的最終程序，主要是將以上三個模塊聯(lián)系起來。其中反復調(diào)用數(shù)碼管顯示模塊，將其與計算器模塊相連。其輸入A在u1中與計算器輸入a的高四位相連，輸出LED7S與LED7S1相連，在硬件上實現(xiàn)用一個數(shù)碼管顯示輸入a的高四位，以此類推u2模塊實現(xiàn)用數(shù)碼管顯示a的低四位，u3對應b的高四位，u4對應b的第四位，u5對應out的高四位，u6對應out次高四位，u7對應out的次低四位，u8對應out的低四位。循環(huán)計數(shù)器模塊，與八個數(shù)碼管顯示

18、模塊相連，當輸出count為某一確定時，將不同數(shù)碼管的輸出賦給程序的總輸出Dout點亮相應的數(shù)碼管，例如當count=3b000時，LED7S1賦給Dout，此時試驗箱是對應輸入a的高四位的數(shù)碼管被點亮。通過以上連接該程序?qū)崿F(xiàn)了輸入為8位二進制數(shù)，分別用兩位數(shù)碼管顯示，輸出的計算結(jié)果為16位二進制數(shù)，并用四位數(shù)碼管顯示，能夠?qū)崿F(xiàn)+、-、 *、/ 四種運算，其中除法的結(jié)果顯示分為商和余數(shù)兩部分，分別用兩位數(shù)碼管顯示的設(shè)計要求。第四章 時序仿真和結(jié)果驗證4.1 計算器時序仿真及其分析圖四 計算器時序仿真圖如圖四所示為計算器的實序仿真圖，當輸入a為00000001、b為00000001、c為01時輸

19、出out為0000000000000000即1-1=0；當輸入a=00000010，b=00000010，c=10時輸出out=0000000000000100.即2*2=4，當輸入a=00000011，b=00000011，c=11時輸出out1=00000001，out2=00000000，即3/3=1余數(shù)為0當輸入a=00000100，b=00000100，c=00時輸出out=00001000即4+4=8.經(jīng)此驗證分析證明此計算器計算準確無誤。模塊設(shè)計成功。4.2 數(shù)碼管時序仿真及分析圖五 數(shù)碼管時序仿真圖如圖五所示為數(shù)碼管顯示器的時序仿真波形，當輸入為0011時七段數(shù)碼管中abcde

20、fg的高低電平分別為1111001即abcdg點亮顯示數(shù)字3，當輸入為0000時七段數(shù)碼管對應顯示1111110即abcdef被點亮顯示數(shù)字0.經(jīng)驗證其他數(shù)字顯示均正確，七段數(shù)碼管顯示器模塊設(shè)計仿真成功。4.3 總體時序仿真圖圖六所示為整個設(shè)計的仿真波形圖，對其分析如下，首先分析最下邊三行的循環(huán)計數(shù)器部分，當復位信號為0時count計為000當復位為1每當時鐘上升沿來臨時count加1，計滿后恢復000繼續(xù)循環(huán)，此部分驗證成功。接下來看控制顯示部分，輸入a=00000000，b=00000000，c=00，當count=000時顯示a的高四位0000，Dout=01111111，顯示數(shù)字0；正確。當count=001時顯示a的低四位0000，Dout=01111111，顯示數(shù)字0，正確。經(jīng)驗證，其他數(shù)碼管顯示與相應的輸入也是一一對應，因此時序仿真成功。圖六 總體時序仿真圖4.4 結(jié)果驗證如下圖所示在試驗箱中輸入a=00000010，b=00001100，c=00即顯示如下結(jié)果：02+0C=000E,即2+12=14，驗證結(jié)果正確圖七 結(jié)果驗證圖第五章 心得體會為期五天的EDA課程設(shè)計很快就結(jié)束了，原則上是必須獨立完成這次課程設(shè)計的，但是由于平時學習的理論知