智能儀器可測試性設計

1、智能儀器可測試性設計電子科學與工程學院2004年6月主要內容 可測試性概述 固有測試性設計 機內自測試技術-BIT 設計實例 隨著計算機技術的飛速發(fā)展和大規(guī)模集成電路的廣泛應用，智能儀器在改善和提高自身性能的同時，也大大增加了系統(tǒng)的復雜性。這就給智能儀器的測試帶來諸多問題，如測試時間長、故障診斷困難、使用維護費用高等，從而引起了人們的高度重視。自20世紀80年代以來，測試性和診斷技術在國外得到了迅速發(fā)展，研究人員開展了大量的系統(tǒng)測試和診斷問題的研究，測試性逐步形成了一門與可靠性、維修性并行發(fā)展的學科分支。 可測試性是系統(tǒng)和設備的一種便于測試和診斷的重要設計特性，對各種復雜系統(tǒng)尤其是對電子系統(tǒng)和

2、設備的維修性、可靠性和可用性有很大影響。可測試性設計要求在設計研制過程中使系統(tǒng)具有自檢測和為診斷提供方便的設計特性。具有良好測試性的系統(tǒng)和設備，可以及時、快速地檢測與隔離故障，提高執(zhí)行任務的可靠性與安全性，縮短故障檢測與隔離時間，進而減少維修時間，提高系統(tǒng)可用性，降低系統(tǒng)的使用維護費用。可測試性概述 可測試性與可測試性設計 測試性要求 測試方案 可測試性設計優(yōu)點可測試性概述 可測試性可測試性（Testability）是指產(chǎn)品能夠及時準確地確定其自身狀態(tài)（如可工作，不可工作，性能下降等）和隔離其內部故障的設計特性。可控制性(Controllability)可觀測性(Observability)可

3、預見性(Predictability)可測試性概述 可測試性設計(Design For Testability DFT)是一種以提高產(chǎn)品測試性為目的的設計方法學?？蓽y試性概述 測試性要求在盡可能少地增加硬件和軟件的基礎上，以最少的費用使產(chǎn)品獲得所需的測試能力，簡便、迅速、準確地實現(xiàn)檢測和診斷。可測試性概述 可測試性設計優(yōu)點1提高故障檢測的覆蓋率；2縮短儀器的測試時間；3可以對儀器進行層次化的逐級測試4降低儀器的維護費用。 可測試性設計缺點1額外的軟/硬件成本；2系統(tǒng)設計時間增加。固有測試性設計 總體設計 通用設計準則 固有測試性是指僅取決于產(chǎn)品硬件設計，不依賴于測試激勵和響應數(shù)據(jù)的測試性。它包

4、括功能和結構的合理劃分、測試可控性和可觀測性、初始化、元器件選用以及與測試設備兼容性等，即在系統(tǒng)和設備硬件設計上要保證其有方便測試的特性。它既支持BIT，也支持外部測試,固有測試性既有利于BIT，也支持外部測試設備，是滿足測試性要求的基礎。因此在測試性設計中，應盡早進行固有測試性的分析與設計，避免返工和浪費。固有測試性設計 總體設計 模塊劃分 功能和結構設計 元器件選擇固有測試性設計 通用設計準則 結構設計 功能劃分 模擬電路設計 數(shù)字電路設計 傳感器電路設計 光電電路設計機內測試技術-BIT BIT簡介 常規(guī)BIT技術 智能BIT技術BIT簡介 BIT的由來 傳統(tǒng)的測試主要是利用外部的測試儀

5、器（ETE）對被測設備進行測試，ATE是ETE的自動化產(chǎn)物。由于ATE費用高、種類多、操作復雜、人員培訓困難，而且只能離線檢測，隨著復雜系統(tǒng)維修性要求的提高，迫切需要復雜系統(tǒng)本身具備檢測、隔離故障的能力以縮短維修時間。所以，BIT在測試研究當中占據(jù)了越來越重要的地位，成為維修性、測試性領域的重要研究內容。在測試性研究中，BIT技術應用范圍越來越廣，正發(fā)揮著越來越重要的作用。BIT簡介 BIT的定義定義1：BIT是指系統(tǒng)、設備內部提供的檢 測、隔離故障的自動測試能力。定義2：BIT的含義是：系統(tǒng)主裝備不用外 部測試設備就能完成對系統(tǒng)、分系 統(tǒng)或設備的功能檢查、故障診斷與 隔離以及性能測試，它是聯(lián)

6、機檢測 技術的新發(fā)展。常規(guī)BIT技術 通用BIT技術BIT通用設計性設計準則BIT測試點的選擇與配置常規(guī)BIT技術 數(shù)字BIT技術板內ROM式BIT微處理器BIT微診斷法內置邏輯塊觀察法邊界掃描BIT常規(guī)BIT技術 板內ROM式BIT板內只讀存儲器(onboardROM)實現(xiàn)的機內測試是一種由硬件和固件實現(xiàn)的非并行式BIT技術。該技術包括：將存儲在ROM中的測試模式施加到被測電路CUT中，然后將CUT的響應與期望的正常響應GMR對比，據(jù)此給出測試“通過/不通過(GO/NOGO)”輸出信號。常規(guī)BIT技術 微處理器BIT微處理器BIT是使用功能故障模型來實現(xiàn)的，該模型可以對微處理器進行全面有效的

7、測試。該方法可能會需要額外的測試程序存儲器。此外，由于被測電路的類型不同，還可能需要使用外部測試模塊。該外部測試模塊是一個由中央處理單元CPU控制的電路，用于控制和初始化位于微處理器模塊內的外圍控制器件。常規(guī)BIT技術 微診斷法 微診斷法是一種在微代碼級別上進行微程序設計實現(xiàn)的診斷BIT技術。與運行在RAM或者ROM中的應用軟件級別的BIT相比，該BIT不需要硬件增強途徑，僅在微代碼級別執(zhí)行就可以對硬件和軟件進行測試。 常規(guī)BIT技術 內置邏輯塊觀察法內置邏輯塊觀察器(BILBO)是一個多功能電路，通過2個工作方式控制位可以實現(xiàn)4種不同的功能配置： 鎖存器 移位寄存器 多輸入信號特征寄存器(M

8、ISR)或者偽隨機模式發(fā)生器(PRPG)； 復位BILBO。作為測試復雜數(shù)字電路的有效方法，通過使用偽隨機模式發(fā)生器PRPG和多輸入信號特征寄存器MISR , BILBO,可以進行信號特征分析。 常規(guī)BIT技術 邊界掃描測試技術邊界掃描技術是一種擴展的BIT技術。它在測試時不需要其他的輔助電路，不僅可以測試芯片或者PCB的邏輯功能，還可以測試IC之間或者PCB之間的連接是否存在故障。邊界掃描技術已經(jīng)成為VLSI芯片可測性設計的主流，IEEE也已于1990年確定了有關的標準，即IEEE11491。邊界掃描的原理框圖常規(guī)BIT技術 模擬BIT技術比較器BIT在硬件設計中加入比較器，可以很容易地實現(xiàn)多種不同功能的BIT電路。在具體實現(xiàn)時，通常都是將激勵施加到被測電路CUT上，然后將CUT的輸出連同參考信號送人比較器中；CUT的輸出與參考信號進行比較之后，比較器輸出通過不通過信號。在某些應用中，CUT的輸出必須經(jīng)過額外的信號處理電路進行處理之后才能接到比較器上。常規(guī)BIT技術 模擬BIT技術電壓求和BIT電壓求和是一種并行模擬BIT技術。它使用運算放大器將多個電壓電平疊加起來，然后將求和結果反饋到窗口比較器并與參考信號相比較，再根據(jù)比較器的輸出生成通過不通過信號。這種技術特別適用于監(jiān)測一組電源的供電電壓。