華僑大學計算機科學與技術學院848計算機組成原理歷年考研真題匯編35p

1、華僑大學計算機科學與技術學院最4新計算機WOR原理歷年可研真題匯編目錄第一部分 歷年考研真題匯編 2015年華僑大學計算機科學與技術學院 848計算機組成原理考研真題第二部分兄弟院校真題匯編2014年北京科技大學869計算機組成原理考研真題2013年北京科技大學869計算機組成原理考研真題2009年北京科技大學829計算機組成原理考研真題第一部分歷年考研真題匯編2015年華僑大學計算機科學與技術學院848計算機組成原理考研真題第二部分兄弟院校真題匯編2014年北京科技大學869計算機組成原理考研真題試題編號：869試題名稱：計算機組成原理適用專業(yè)：計算機科學與技術、軟件工程、計算機技術（專業(yè)學

2、位）、軟件工程（專業(yè)學位） 說明：所有答案必須寫在答題紙上，做在試題或草稿紙上無效。一、填空（滿分 40分，每題2分）1 存儲程序原理是指 =，它是=型計算機體系結構的核心思想。2 設浮點數(shù)長16位，高8位是階碼，含1位階符，低 8位是尾數(shù)，含1位數(shù)符，階碼和尾數(shù)均用補碼表示，基值（底）為 2，尾數(shù)為規(guī)格化、無隱藏位，機器數(shù)為FC60H的十進制真值是=，十進制真值 11/128 的規(guī)格化浮點編碼是 = （16進制助記形式）。3 .已矢知x補=X0.X 1X2.X n，貝U -x補=。23354 設機器數(shù)長8位，定點小數(shù)，最高位是符號位，空 的原碼是=，- 3512864的補碼是=。5 若浮點數(shù)

3、格式中階碼的底一定，且尾數(shù)采用規(guī)格化表示法，則浮點數(shù)的表示范圍取決于= 的位數(shù)，而精度取決于 的位數(shù)。6 半導體隨機讀寫存儲器包括=和=，前者的速度比后者快，但集成度不如后者高。7 存儲系統(tǒng)中， CPU能直接訪問=和=，但不能直接訪問磁盤和光盤。8 設主存儲器容量為64K 32位，則CPU中用做主存接口的寄存器MAR的位數(shù)是=， MBR勺位數(shù)是=_9 中斷周期前的CPU工作周期是 =，中斷周期后的 CPU工作周期是10 移碼表示法主要用于表示=，以利于在加減運算的=操作中比較大小。11 某機指令字長 24位，定長操作碼，共能完成129種操作，采用單地址格式可直接尋址的范圍是=，采用二地址格式指

4、令，可直接尋址范圍是=。12 用74181和74182組成64位多重進位運算器，則需=片74181和=片 74182。13 寄存器間接尋址方式中，操作數(shù)存放在=，寄存器中存放的是14 CPU從=取岀一條指令并執(zhí)行這條指令的時間稱為 。15 微程序中的微指令是指=。16 當前正在執(zhí)行的指令保存在CPU的=寄存器中，運算結果如溢岀、為負、為零等狀態(tài)標志保存在CPU的=寄存器中。17 設相對尋址的轉移指令占兩個字節(jié)，第一字節(jié)是操作碼，第二字節(jié)是用補碼表示的相對位移量，若轉移指令地址為200aH，要求轉移到2002H，則該轉移指令第二字節(jié)內容為18 為運算器構造的簡單性，運算方法中常采用=加減法、=乘

5、除法或補碼乘除法。19 組合邏輯控制器的基本思想是：某一微操作控制信號是=譯碼輸出，=信號和各種狀態(tài)信號的邏輯函數(shù)。20 組合邏輯控制器所采用的三級時序是指=、=和脈沖等三級。二、選擇(滿分 30分，每題1分)1.一個8位的二進制整數(shù)，若采用補碼表示，且由3個“1”和5個“0”組成，則最小值為。A. -127B. -32C. -125D. -32下列數(shù)中最大的數(shù)是 。2B. (227) 8C. (98) 16D. (152) 103若浮點數(shù)用補碼表示，則判斷運算結果是否為規(guī)格化數(shù)的方法是。A. 階符與數(shù)符相同為規(guī)格化數(shù)B. 階符與數(shù)符相異為規(guī)格化數(shù)C. 數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化

6、數(shù)D. 數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)4假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是。5 計算機的存儲器采用分級方式是為了 。A. 減少主機箱的體積B. 解決容量、速度、價格三者之間的矛盾C. 存儲大量數(shù)據(jù)方便D. 操作方便6下面所述不正確的是 。A. RAM可隨機存取信息，掉電后信息丟失B. 訪問RAM時，訪問時間與單元的物理位置無關C. 內存中存儲的信息均是不可改變的D. 隨機存儲器和只讀存儲器可統(tǒng)一編址7 .某計算機字長 32位，存儲容量為 4MB若按半字編址，它的尋址范圍是 。A. 4MB. 3MC. 2MD. 1M8在定點二進制運算器中，減法運算一般

7、通過 來實現(xiàn)。A. 原碼運算的二進制減法器B. 補碼運算的二進制減法器C. 補碼運算的十進制加法器D. 補碼運算的二進制加法器9在向下生成的堆棧中，如果入棧指令PUSH X的操作定義為：SP (SP)+1，M(SP) M(X)，則岀棧指令 POP X應定義為 。A. SP(SP) -1，M(X)M(SP)B. SP(SP)+1，M(X)M(SP)C. M(X)M(SP), SP(SP) -1D. M(X)M(SP), SP(SP)+110.以下四種類型指令中，執(zhí)行時間最長的是 。A. RR型B. RS型C. SS 型D. SR型11 微程序控制器中，機器指令與微指令的關系是 。A. 每一條機器

8、指令由一條微指令來執(zhí)行B. 每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行C. 每一條機器指令組成的程序可由一條微指令來執(zhí)行D. 條微指令由若干條機器指令組成12 從控制存儲器中讀取一條微指令并執(zhí)行相應操作的時間叫。A. CPU周期B. 微周期C. 時鐘周期D. 機器周期13. 掛接在總線上的多個部件 。A. 只能分時向總線發(fā)送數(shù)據(jù)，并只能分時從總線接收數(shù)據(jù)B. 只能分時向總線發(fā)送數(shù)據(jù)，但可同時從總線接收數(shù)據(jù)C. 可同時向總線發(fā)送數(shù)據(jù)，并同時從總線接收數(shù)據(jù)D. 可同時向總線發(fā)送數(shù)據(jù)，但只能分時從總線接收數(shù)據(jù)14. 單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個常需采

9、用。A. 堆棧尋址方式B. 立即尋址方式C. 隱含尋址方式D. 間接尋址方式15. 同步控制是。A. 只適用于CPU控制的方式B. 只適用于外圍設備控制的方式C. 由統(tǒng)一時序信號控制的方式D. 所有指令執(zhí)行時間都相同的方式16. 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用。A. 通用寄存器B. 堆棧C. 存儲器D. 外存17. 下面浮點運算器的描述中正確的句子是：。A. 尾數(shù)部件只進行乘法和除法運算B. 階碼部件可實現(xiàn)加、減、乘、除四種運算C. 階碼部件只進行階碼相加、相減和比較操作D. 尾數(shù)部件只進行乘法和減法運算18在定點數(shù)運算中產生溢岀的原因是 。A. 運算過程中最高位產生了進

10、位或借位B. 參加運算的操作數(shù)超出了機器表示的范圍C. 寄存器的位數(shù)太少，不得不舍棄最低有效位D. 運算的結果超岀了機器的表示范圍19.在浮點數(shù)加減法的對階過程中， A. 將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊B. 將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊C. 將較大的階碼向較小的階碼看齊D. 將較小的階碼向較大的階碼看齊20. 四片74181和1片74812器件相配合，具有如下進位傳遞功能 。A. 串行進位B. 組內先行進位，組間先行進位C. 組內先行進位，組間串行進位D. 組內串行進位，組間先行進位21. 指令系統(tǒng)采用不同尋址方式的目的是 。A. 實現(xiàn)存貯程序和程序控制。B. 縮短指

11、令長度，擴大尋址空間，提高編程靈活性。C. 可直接訪問外存。D. 提供擴展操作碼的可能并降低指令譯碼的難度。22 系統(tǒng)總線地址的功能是 。A. 選擇主存單元地址B. 選擇進行信息傳輸?shù)脑O備C. 選擇外存地址D. 指定主存和I / O 設備接口電路的地址23 .算術右移指令執(zhí)行的操作是 。A. 符號位填0，并順次右移1位，最低位移至進位標志位B. 符號位不變，并順次右移1位，最低位移至進位標志位C. 進位標志位移至符號位，順次右移1位，最低位移至進位標志位D. 符號位填1，并順次右移1位，最低位移至進位標志位24. 某寄存器中的值有時是地址，因此只有計算機的 才能識別它。A. 譯碼器B. 判斷程

12、序C. 指令D. 時序信號25. 在虛擬存貯器中，當程序正在執(zhí)行時，由 完成地址映射。A. 程序員B. 編譯器C. 裝入程序D. 操作系統(tǒng)26 周期挪用方式常用于 方式的輸入/輸岀中。A. DMAB. 中斷C. 程序傳送D. 通道27.至今為止，計算機中的所有信息仍以二進制方式表示的理由是。A. 節(jié)約元件B. 運算速度快C. 物理器件的性能決定D. 信息處理方便28下列敘述中正確的是 。A. 只有I/O指令可以訪問I/O設備。B. 在統(tǒng)一編址下，不能直接訪問I/O設備。C. 訪問存儲器的指令一定不能訪問I/O設備。D. 在具有專門I/O指令的計算機中，I/O設備才可以單獨編址。29 在各種I/

13、O方式中，中斷方式的特點是 。A. CPU與外設串行工作，傳送與主程序串行工作。B. CPU與外設并行工作，傳送與主程序串行工作。C. CPU與外設串行工作，傳送與主程序并行工作。D. CPU與外設并行工作，傳送與主程序并行工作。30 某計算機的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接編碼法，共有26個微命令，構成 4個互斥類，分別包含3、5、12和6個微命令，則操作控制字段至少有位。A. 4B. 12C. 15D. 26三、簡答題（滿分 30分，每題5分）1什么是軟件與硬件的邏輯等效性，并舉出兩個實例。2畫岀微程序控制器的構成框圖，并說明各部分的功能。3某四位加法器的四位

14、進位信號分別為G、C3、C2、G,低位來的信號為Co，請分別按下述兩種方式寫岀 C4、G、C2、Ci的邏輯表達式。（1） 串行進位方式（2）并行進位方式4當指令系統(tǒng)和數(shù)據(jù)通路結構確定后，給出組合邏輯控制器的設計步驟。比較組合邏輯控 制器和微程序控制器的特點。5以打印機輸岀為例說明中斷的全過程，并比較中斷方式和DMA方式的特點。6 比較Cache和虛擬存儲器，說明它們的相似點與不同。四、綜合題（共 50分）1 （ 6分）（1）定點補碼加減運算溢岀判斷的三種方法是什么？分別列岀邏輯表達式并加以 說明。（2）已知機器字長 8 位，x = - 0.0111100，y = +0.1100100 ，求 兇

15、補，-x補，y補，-y補，x + y =?，x - y =?要求給岀運算器的計算過程，并用溢岀判別方法判斷結果是否溢岀。2（4分）已知X=0.1010,Y=-0.1101,用原碼一位乘法計算X*Y= ?其中寄存器、加法器的寬度均為4位，要求寫岀詳細計算過程與說明。解：X原=Y原=X*Y原=實現(xiàn)的具體過程:C（進位觸發(fā)器）P（部分積寄存器）X*Y =Y（除數(shù)寄存器）說明3. （ 6 分）已知 X = -0.0110101X2 11，Y = 0.110010 0X2-11 （此處數(shù)均為二進制）。浮點數(shù)階碼用4位移碼，尾數(shù)用 8位補碼表示（含符號位），（1） 寫岀X，丫的浮點數(shù)表示（要求格式：數(shù)符

16、階碼 尾數(shù)）。（2） 計算X+Y，要求給岀運算過程（舍入采用0舍1入法）。（3） 如何判斷浮點補碼加減運算是否溢岀？并說明發(fā)生溢岀時如何處理？并判斷上述運算結 果是否溢岀。4. （7分）有一個全相聯(lián) Cache系統(tǒng)，Cache由8個塊構成，CPU送岀的主存地址流序列分別 為：14、18、14、18、8、4、& 10,求（1） 每次訪問后，Cache的地址分配情況。（2） 當Cache的容量換成 4個塊，地址流為 6、15、6、13、11、10、& 7時，求采用先進 先出替換算法的相應地址分配和操作。5. （3分）設指令字長為16位，每個操作數(shù)的地址碼為6位，指令有零地址、一地址、二地址 3種格

17、式。（1） 設指令系統(tǒng)的操作碼長度和位置固定，若零地址指令有M種，一地址指令有 N種，則二 地址指令最多有幾種？（2）采用擴展操作碼技術，二地址指令最多有幾種？（3） 采用擴展操作碼技術，若二地址指令有P條，零地址指令有 Q條，則一地址指令最多有幾種?6. （ 6分）設某機存儲字長、指令字長和機器字長均相等，該機的指令格式如下:538OPMA其中，A為形式地址，補碼表示（包括一位符號位）；M為尋址方式，M=0立即尋址；M=1直接尋址（此時 A視為無符號數(shù)）；M=2間接尋址（此時 A視為無符號數(shù)）；M=3變址尋址（A為位移量，變址寄存器為 Rx）；M =4相對尋址。求：（1）該指令格式能定義多少

18、種不同的操作？立即尋址操作數(shù)的范圍是多少？（2） 寫岀各種尋址方式（M=1、2、3、4）計算有效地址的表達式。（3） 當M=1、2、4時，能訪問的最大主存空間為多少機器字？7. （ 8分）某半導體存儲器容量 4KX8位。其中固化區(qū) 2KX8位（低地址），用 1KX8位的 EPROM?片組成；隨機讀寫區(qū) 2KX8位（高地址），由2KX4位的SRAM芯片組成。地址總線 Ai - A。， 雙向數(shù)據(jù)總線D - D。，R/W控制讀寫。試問：（1）數(shù)據(jù)緩沖寄存器多少位？地址寄存器多少位？（2）二種芯片各需多少片？求每片芯片的片選邏輯式與地址分配完成下表。（3） 設計并完成該存儲器邏輯圖，注明芯片與地址總線

19、、數(shù)據(jù)總線和R/W信號線的聯(lián)結， 并實現(xiàn)片選邏輯。-H- LJL. 心片 編號-H- LJL. 心片 類型-H- LJL. 心片 容量-H- LJL. 心片 地址片選邏輯 表達式地址范圍1EPROM1KA9A。cs=2cs=3cs=4cs=邏輯圖:D7D4D3Do地址AiiA o8. （ 10分）某計算機的數(shù)據(jù)通路如下圖所示，其中M主存，MBF主存數(shù)據(jù)寄存器，MA主存地址寄存器，RoR3 通用寄存器，IR 指令寄存器，PC-程序計數(shù)器（具有自增能力），C、D暫存器，ALU-算術邏輯單元，移位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以 雙向傳送。請按數(shù)據(jù)通路圖畫岀下列指令的指令周期流程圖

20、：（1）MOV Ri，-（R 2），指令功能是（R2）-1 f R2，（R 2） f Rio（2）ADD （Ri），（R2）+，指令功能是（Ri）+（R 2） f （Ri），（R+1 f 氐2013年北京科技大學869計算機組成原理考研真題試題編號：869試題名稱：計算機組成原理適用專業(yè)：計算機科學與技術、軟件工程、計算機技術（專業(yè)學位）、軟件工程（專業(yè)學位）說明：所有答案必須寫在答題紙上，做在試題或草稿紙上無效。一、選擇（滿分 20分，每題1分）1 計算機中采用補碼運算的目的是為了（）A. 與手工運算方式保持一致B. 提咼運算速度C. 簡化計算機的設計D. 提高運算的精度2下列敘述中，不正確

21、的是（）A. 串行加法器位數(shù)越多加法時間越長B. 超前進位加法器位數(shù)越多高位電路越復雜C. 串行加法器比超前進位加法器的加法時間長的原因是串行加法器進位串行傳遞D. 串行加法器比超前進位加法器的加法時間長的原因是串行加法器高位電路復雜3. IEEE754的浮點數(shù) C1E00000hex代表的真實數(shù)值是（）A. -7.0B. -28.0C. -14.0D. 14.04關于海明校驗碼的說法中，正確的是（）A. 只能檢測出一位出錯B. 能檢測岀兩位同時岀錯C. 不能指出哪一位出錯D. 能糾正兩位錯誤5以下幾種存儲器中，存取速度最快的是（）A. CacheB. 寄存器C. 內存D. 閃存6關于DRAM

22、刷新的說法中，錯誤的是（）A. 刷新是通過對存儲單元進行“讀但不輸出數(shù)據(jù)”的操作來實現(xiàn)的B. 刷新時指對 DRAM中的存儲電容重新充電C. 由于DRAM內部設有專門的刷新電路，所以訪存期間允許刷新D. 刷新是按行進行的7 在程序的執(zhí)行過程中，Cache與主存的地址映射是由（）A. 操作系統(tǒng)來管理的B. 硬件自動完成的C. 硬件和軟件共同完成的D. 編譯器和程序員調度的8 .當訪問 Cache系統(tǒng)失效時，通常不僅主存向CPU傳送信息，同時還需要將信息寫入Cache，在此過程中傳送和寫入的信息數(shù)據(jù)寬度各為（）A. 字，塊B. 字，字C. 塊，頁D. 塊，塊9關于Cache的說法中，正確的是（）A.

23、 Cache的容量與主存容量的差距越大越好B. 采用直接映像時，Cache無需考慮替換問題C. 采用直接映像時，一般用最近最少使用替換算法D. 如果采用最優(yōu)替換算法，則Cache的命中率可達到100%10存儲中，信息按對齊方式存儲（整數(shù)邊界方式存儲）的含義是（）A. 信息的字節(jié)長度必須是整數(shù)B. 信息單元的字節(jié)長度必須是整數(shù)C. 信息單元的存儲地址必須是整數(shù)D. 信息單元的存儲地址是其節(jié)長度的整數(shù)倍11 .虛擬存儲器中關于頁表、快表和慢表敘述中正確的是（）A. 快表與慢表都存儲在主存中，但快表比慢表容量小B. 快表采用了優(yōu)化搜索算法，因此查找速度快C. 快表采用高速存儲器件組成，按查找內容訪問

24、，因此比慢表查找速度快D. 快表比慢表命中率高，可以得到更多的搜索結果12虛擬存儲器不能解決的問題是（）A. 存儲系統(tǒng)成本高B. 編程空間受限C. 訪問速度慢D. 程序空間到物理空間的轉換13 若指令中地址碼給出的是操作數(shù)有效地址，這種尋址方式為（）A. 立即尋址B. 直接尋址C. 間接尋址D. 相對尋址14計算機指令中要用到的操作數(shù)一般可來自（）部件A. 通用寄存器B. 內存存儲單元C. 外設接口中的寄存器D. 以上三種均可以15. CPU功能不包括（）A. 執(zhí)行指令B. 執(zhí)行子程序調用C. 執(zhí)行DMA操作D. 檢測并響應中斷16. 在計算機中，存放微指令的控制存儲器隸屬于（）A. 外存B.

25、 高速緩存C. 內存D. CPU17在一個微指令周期中（）A. 只能執(zhí)行一個微操作B. 能順序執(zhí)行多個微操作C. 能并行執(zhí)行多個互斥微操作D. 能并行執(zhí)行多個相容微操作18下列說法正確的是（）A. 取指周期一定等于機器周期B. 指令字長等于存儲字長的前提下，取指周期等于機器周期C. 指令字長等于機器字長的前提下，取指周期等于機器周期D. 取指周期與機器周期沒有必然的聯(lián)系19采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個（A. 指令周期B. 中斷周期C. 存儲周期D. 節(jié)拍周期20.對于單重中斷處理過程，說法不正確的是（）A. 中斷請求是中斷源發(fā)岀并送給CPU的控制信號B. CPU在每個機

26、器周期后要檢查是否有中斷請求C. 開中斷是為了 CPU能相應嵌套的中斷請求D. 在進入中斷設備服務程序之前不需要開中斷二、填空（滿分 40分，每題2分）1某機器字長32位，其中一位符號位，定點小數(shù)補碼最大數(shù) 最小數(shù)為2 若定點整數(shù)64位，含一位符號位，補碼表示，則所能表示的絕對值最大的負數(shù)為4. 某存儲系統(tǒng)中，主存容量是Cache容量的1024倍，Cache被分為8個塊，當主存地址和Cache地址采用直接映像方式時，地址映射表的大小為 （假設不考慮一致維護位）5個帶有 Cache的計算機系統(tǒng)中，Cache的容量為 256KB,主存的容量為1024MB,貝9Cache-主存層次的等效容量為 。6

27、在頁面尺寸為 4KB的頁式存儲管理中，頁表中的內容依次是2、5、6、8、7、11,則物理地址32773對應的邏輯地址為。7設相對尋址的轉移指令占兩個字節(jié)第一字節(jié)是操作碼，第二字節(jié)是用補碼表示的相對位移量，若轉移指令地址為2008H，要求轉移到2002H，則該轉移指令第二字節(jié)內容為 。8.個五級流水線處理器，連續(xù)向此流水線輸入100條指令，如不考慮沖突情況，在第78個時鐘周期結束時，共執(zhí)行完的指令條數(shù)為 條。9設指令字長16位，采用擴展操作碼，操作數(shù)地址需4位，該指令系統(tǒng)已有三地址指令X條，二地址指令 丫條，無零地址指令，則一地址指令最多 。10.假設某計算機共有256個微命令，如果采用字段直接

28、編碼法，若4位為一個段，共需段，操作控制字段需 位。11 .提高加法器運算速度的關鍵是 。12減法可以和加法使用同一部件的關鍵是 。13.在指令格式設計中，采用擴展操作碼技術的目的是：14 在浮點數(shù)表示方法中，階碼表示 ,階碼位數(shù)越多，該浮點數(shù)表示的 越大。15 采用數(shù)據(jù)校驗碼的目的是 。16常用的數(shù)據(jù)校驗碼有奇偶校驗碼、 和。17. 影響流水線性能的主要因素有 。18. 中斷響應過程中，保護程序計數(shù)器PC的作用是 。19 構成控制信號序列的最小單位是 。20.在機器碼中，零的表示唯一的碼是 和。三、簡答題（滿分 30分，每題6分）1.溢出檢測是處理器設計必須考慮的問題，請簡述加/減法運算器的

29、溢出檢測方法，并給出示意電路圖。2簡述加法運算器中快速進位鏈的作用及其實現(xiàn)原理3簡述局部性原理，并給岀一個程序執(zhí)行中符合某種局部性原理的例子。4簡述層次存儲系統(tǒng)中快表的組成及作用5簡述中斷屏蔽字的作用四、綜合題（共 40分）1.已知 X= 0.0110001 X 2 ， Y= 0.1100110 X 2（此處數(shù)均為二進制）。浮點數(shù)階碼用 4 位移碼，尾數(shù)用 8位補碼表示（含符號位）（8分）（1）寫岀X，丫的浮點數(shù)表示（要求格式：數(shù)符 階碼 尾數(shù)）（2）計算X+Y要求給岀運算過程（舍入采用0舍1入法），并判斷是否溢岀？2 請寫岀“ 1位Booth乘法” 6 x 7 = 42 的詳細執(zhí)行過程。其中乘法器寬度為4位，要求按照：執(zhí)行周期、被乘數(shù)、部分積格式寫岀執(zhí)行過程；并畫岀電路示意圖（8分）3有一個全相聯(lián) Cache系統(tǒng)，Cache由4個塊構成，CPU送岀的主存地址流序列為：2, 12,9, 12，2, 8，7，5分別給岀先進先岀替換算法和最近最少使用替換算法的相應地址分配和操 作。