相聯(lián)存儲器的設(shè)計(jì)

1、沈陽航空航天大學(xué)課 程 設(shè) 計(jì) 報(bào) 告課程設(shè)計(jì)名稱：計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：相聯(lián)存儲器的設(shè)計(jì)院（系）：計(jì)算機(jī)學(xué)院專 業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)班 級：學(xué) 號：姓 名：木代佳人，日月同輝指導(dǎo)教師：楊 華完成日期：2010年1月15日目 錄第1章總體設(shè)計(jì)方案21.1 設(shè)計(jì)原理21.2 設(shè)計(jì)思路31.3 設(shè)計(jì)環(huán)境4第2章詳細(xì)設(shè)計(jì)方案52.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)5創(chuàng)建頂層圖形設(shè)計(jì)文件5器件的選擇與引腳鎖定5編譯、綜合、適配62.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)62.2.1 輸入寄存器的實(shí)現(xiàn)7存儲體的設(shè)計(jì)與實(shí)現(xiàn)82.2.3 比較寄存器的實(shí)現(xiàn)10查找結(jié)果寄存器的實(shí)現(xiàn)122.3 仿真調(diào)試14第3章編程下載

2、與硬件測試153.1 編程下載153.2 硬件測試及結(jié)果分析15參考文獻(xiàn)17附錄（電路原理圖）18第1章 總體設(shè)計(jì)方案1.1 設(shè)計(jì)原理相聯(lián)存儲器(Content Addressed Memory)，它是一種按內(nèi)容訪問的存儲器，可以根據(jù)數(shù)據(jù)記錄地一部分內(nèi)容查找其它部分的內(nèi)容。在相聯(lián)存儲器中，每個(gè)存儲的數(shù)據(jù)記錄都是固定長度的字。存儲字中的每個(gè)個(gè)位或者字段都可以作為檢索的依據(jù)（關(guān)鍵字）。相聯(lián)存儲器的結(jié)構(gòu)框圖如圖1.1所示。它主要實(shí)現(xiàn)將輸入寄存器的信息與存儲體的信息作比較，相匹配的置為“1”，不匹配的置為“0”， 將結(jié)果送入查找結(jié)果寄存器(SRR)中，并輸出結(jié)果。輸入寄存器.比較寄存器.查找結(jié)果寄存器

3、譯碼選擇電路存儲體圖1.1 相聯(lián)存儲器原理框圖1.2 設(shè)計(jì)思路根據(jù)相聯(lián)存儲器的原理特點(diǎn)，即按照內(nèi)容尋址，因此可以將相聯(lián)存儲器分為以下幾個(gè)部分：輸入寄存器，譯碼選擇電路，存儲體，比較寄存器，查找結(jié)果寄存器。輸入寄存器：用來存放檢索字，字的位數(shù)和相聯(lián)存儲器的存儲單元位數(shù)相等。譯碼選擇電路：用38譯碼器進(jìn)行譯碼電路選擇，如當(dāng)置輸入端B2B1B0為“000”，時(shí)鐘脈沖信號為高電位時(shí)，可以向存儲體第一個(gè)單元地址輸入八位二進(jìn)制的字信息；同時(shí)其他的存儲單元的信息被屏蔽掉。存儲體（AMU）：用于存放待檢索的數(shù)據(jù)，由高速半導(dǎo)體存儲器構(gòu)成，以求快速存取。比較寄存器（CR）：將檢索的內(nèi)容和從存儲體中讀出的所有單元內(nèi)

4、容的相應(yīng)位進(jìn)行比較，如果有某個(gè)存儲單元的信息和檢索項(xiàng)一致，就把符合寄存器的相應(yīng)位置“1”，表示該字匹配 ；否則置“0”，表示不匹配。查找結(jié)果寄存器（SRR）：用來存放按檢索項(xiàng)的信息檢索從存儲體中與之符合的單元地址，其位數(shù)等于相聯(lián)存儲器的存儲單元位數(shù)，每一位對應(yīng)一個(gè)存儲單元，位的序數(shù)即為相聯(lián)存儲器的單元地址。 設(shè)存儲體由8個(gè)字構(gòu)成，字長為8位的二進(jìn)制數(shù)。CR為比較寄存器，字長也為8位 ，存放要比較的兩個(gè)數(shù)。首先向輸入寄存器輸入一個(gè)八位二進(jìn)制的字，然后通過三八譯碼器選擇電路依次將八個(gè)八位二進(jìn)制數(shù)輸入到存儲體中。將輸入到輸入寄存器的字通過比較寄存器分別與存儲體里的八個(gè)字檢索比較，

5、若匹配，則輸出信號置1，否則置0。匹配信號通過查找結(jié)果寄存器（SRR）輸出，我們就能找到匹配的那個(gè)字。若存儲體八個(gè)單元存儲的數(shù)據(jù)分別為00001000、00001001、00010000、00010001、00010010、00010011、00010001， 00010000，輸入寄存器中的存儲數(shù)據(jù)是00010001，通過比較器CR進(jìn)行比較之后，可以知道發(fā)現(xiàn)檢索數(shù)據(jù)與存儲體中的第四個(gè)單元和第八個(gè)單元的內(nèi)容一致，所以結(jié)果查找寄存器SRR中的第四個(gè)單元和第八個(gè)單元置為“1”，其余的置“0”，則匹配結(jié)果輸出為：01001000。1.3 設(shè)計(jì)環(huán)境·硬件環(huán)境：偉福COP2000型計(jì)算機(jī)組成原

6、理實(shí)驗(yàn)儀、XCV200實(shí)驗(yàn)板、微機(jī)。·EDA環(huán)境：Xilinx foundation f3.1設(shè)計(jì)軟件、COP2000仿真軟件。圖1.2Xilinx foundation f3.1設(shè)計(jì)平臺圖 1.3 COP2000計(jì)算機(jī)組成原理集成調(diào)試軟件第2章 詳細(xì)設(shè)計(jì)方案2.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)該設(shè)計(jì)方案以原理圖輸入方式設(shè)計(jì)出頂層方案圖，以此實(shí)現(xiàn)相聯(lián)存儲器相關(guān)的邏輯功能，在XCV200可編程邏輯芯片上實(shí)現(xiàn)電路。在Xilinx foundation f3.1開發(fā)環(huán)境上設(shè)計(jì)好電路圖，把輸入/輸出信號分別定位到XCV200芯片指定的引腳上，完成芯片的引腳的鎖定。2.1.1創(chuàng)建頂層圖形設(shè)計(jì)文件根據(jù)

7、相聯(lián)存儲器的相關(guān)功能，頂層圖形文件由以下器件組成：十個(gè)寄存器（FD8CE），一個(gè)3：8譯碼器（D3-8E）、八個(gè)CR比較器（COMP8）、二十個(gè)輸入端口和八個(gè)輸出端口封裝而成的一個(gè)完整的設(shè)計(jì)實(shí)體。該方案在Xilinx foundation f3.1軟件環(huán)境下進(jìn)行軟件的設(shè)計(jì)，實(shí)現(xiàn)頂層圖形文件。 2.1.2器件的選擇與引腳鎖定（1）器件的選擇由于所提供的硬件設(shè)計(jì)環(huán)境是基于偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和XCV200實(shí)驗(yàn)板，因此采用的目標(biāo)芯片為Xlinx XCV200可編程邏輯芯片。（2）引腳鎖定根據(jù)引腳分配表，把頂層圖形文件中的輸入/輸出信號依次安排到Xlinx XCV200芯片指定的引

8、腳上，實(shí)現(xiàn)芯片的引腳鎖定，各信號及Xlinx XCV200芯片引腳對應(yīng)關(guān)系如表2.1所示。相聯(lián)存儲器內(nèi)部信號XCV200芯片引腳IBUS0P103IBUS1P102IBUS2P101IBUS3P100IBUS4P97IBUS5P96IBUS6P95IBUS7P94B0P73B1P72B2P71AMBUS0P87AMBUS1P86AMBUS2P85AMBUS3P84AMBUS4P82AMBUS5P81AMBUS6P80AMBUS7P79CLKP213OBUS0P110OBUS1P111OBUS2P203OBUS3P185OBUS4P184OBUS5P1780BUS6P152OBUS7P147表2

9、.1 信號和芯片引腳對應(yīng)關(guān)系2.1.3編譯、綜合、適配利用Xilinx foundation f3.1設(shè)計(jì)軟件對頂層圖形文件進(jìn)行編譯，并盡量調(diào)整各器件和線的位置使其合理美觀，連接完畢后進(jìn)行仿真，待仿真成功后編譯文件，編譯成功后即可將文件下載到芯片中。2.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)本相聯(lián)存儲器是由輸入寄存器，選擇比較電路，比較寄存器，存儲體，查找結(jié)果寄存器組成的，設(shè)有20個(gè)輸入端口和8個(gè)輸出端口實(shí)現(xiàn)其輸入和輸出。各部分元件均分別單獨(dú)實(shí)現(xiàn)功能并仿真成功之后，再將各部分模塊進(jìn)行連接，經(jīng)整體整合仿真成功后，完成了所需電路實(shí)體。2.2.1 輸入寄存器的實(shí)現(xiàn)輸入寄存器字長為八位，用于存放檢索數(shù)據(jù)，本方案用一

10、個(gè)8位的D觸發(fā)器來實(shí)現(xiàn)。結(jié)構(gòu)圖設(shè)計(jì)如圖2 .1所示圖2.1 輸入寄存器圖模塊圖2.2 輸入寄存器圖結(jié)構(gòu)圖圖2.3輸入寄存器單元結(jié)構(gòu)圖圖2.4存儲單元仿真2.2.2存儲體的設(shè)計(jì)與實(shí)現(xiàn)該存儲體一共有8個(gè)寄存器組成，每個(gè)寄存器的字長為8位。利用3：8譯碼器的輸出端分別控制8個(gè)寄存器的CE端，使之可以分別對每一個(gè)存儲器進(jìn)行寫入操作。例如：譯碼器輸入端B0,B1,B2為010時(shí)，其輸出端D2輸出為“1”，使得與D2端相連的寄存器的使能端為“1”，并且CLK信號為高電位時(shí)，即可將數(shù)據(jù)總線AMBUS7AMBUS0的數(shù)據(jù)輸入到此寄存器中。如此可以最終實(shí)現(xiàn)對8個(gè)寄存器的分別寫入操作。（1） 存儲體及譯碼選擇電路

11、結(jié)構(gòu)圖設(shè)計(jì)圖2.5 存儲體及譯碼電路結(jié)構(gòu)圖（2）實(shí)現(xiàn)方法利用3：8譯碼器的輸入端B0B1B2分別控制每一個(gè)寄存器的CE使能端及時(shí)鐘脈沖端產(chǎn)生的脈沖信號實(shí)現(xiàn)對八個(gè)存儲單元的信息輸入。將譯碼器的八個(gè)輸出端分別與八個(gè)寄存器的使能端相連，實(shí)現(xiàn)逐個(gè)信息輸入。（3）功能仿真對存儲體的輸入輸出進(jìn)行仿真，能夠?qū)崿F(xiàn)上述功能。仿真圖如圖2.3所示：圖2.6 存儲體輸入仿真圖2.2.3 比較寄存器的實(shí)現(xiàn)當(dāng)檢索內(nèi)容與待檢測內(nèi)容分別寫入到輸入寄存器與存儲體以后，需要通過比較寄存器把檢索數(shù)據(jù)與存儲體中每一個(gè)存儲單元中的數(shù)據(jù)進(jìn)行匹配比較，如果發(fā)現(xiàn)其某個(gè)存儲單元中的數(shù)據(jù)和檢索數(shù)據(jù)完全一致，就把符合寄存器的相應(yīng)位置“1”，表示

12、其該數(shù)據(jù)即為想要檢索的數(shù)據(jù)，否則置“0”，表示存儲體中沒有符合匹配要求的數(shù)據(jù)。（1） 比較寄存器的實(shí)現(xiàn)：比較模塊的部件主要用數(shù)據(jù)比較器來實(shí)現(xiàn)，存儲體中有8個(gè)寄存器，所以比較器也相應(yīng)的需要8個(gè)，字位數(shù)也是8位。匹配比較的結(jié)果將其輸出到結(jié)果查找寄存器中。如圖2.7所示。圖2.7 比較寄存器元件圖圖2.8比較寄存器的內(nèi)部實(shí)現(xiàn)圖2.9比較寄存器邏輯模塊圖（2） 實(shí)現(xiàn)方法比較線路的實(shí)現(xiàn)方法是：先將輸入寄存器的輸出總線與8個(gè)比較器的輸入總線相連接，存儲體中的8個(gè)寄存器的輸出總線與8個(gè)比較器另一個(gè)輸入總線相連接。此時(shí)隨著脈沖信號的連續(xù)進(jìn)行，存儲體內(nèi)每輸入一個(gè)存儲單元，就將其接到一個(gè)比較器的另一端與輸入寄存器

13、中的數(shù)據(jù)進(jìn)行比較，相同時(shí)置“1”，不同時(shí)置“0”。直至將所有存儲單元都比較完為止。（3）功能仿真圖2.10比較寄存器的仿真圖2.2.4查找結(jié)果寄存器的實(shí)現(xiàn)查找結(jié)果寄存器同樣由一個(gè)8位寄存器來實(shí)現(xiàn)，與輸入寄存器原理一樣。輸入總線與比較器輸出結(jié)果相連接，用來存放比較匹配的數(shù)據(jù)。（1）查找寄存器的結(jié)構(gòu)圖設(shè)計(jì)圖2.11 查找結(jié)果寄存器圖圖2.12 查找結(jié)果寄存器圖結(jié)構(gòu)圖（2）實(shí)現(xiàn)方法查找結(jié)果寄存器的實(shí)現(xiàn)方法是：當(dāng)檢索的內(nèi)容和待檢索的內(nèi)容通過比較寄存器匹配比較以后，其匹配信號通過查找結(jié)果寄存器輸出，對于匹配的信號輸出“1”，不匹配的信號輸出“0”。 （3）功能仿真 圖 2.13查找結(jié)果寄存器的仿真結(jié)果2

14、.3 仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功能仿真方法對設(shè)計(jì)的電路進(jìn)行仿真。（1）建立仿真波形文件及仿真信號選擇在進(jìn)行功能仿真時(shí)，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號設(shè)置參數(shù)，當(dāng)脈沖遇到上升沿時(shí)選定的仿真信號和設(shè)置的參數(shù)如表2.2所示。表2.2仿真信號選擇和參數(shù)設(shè)置輸入信號輸出信號IBUS（16進(jìn)制）AMBUS（16進(jìn)制）B2B1B0CLKOBUS（16進(jìn)制）10080001FF1009001100101001010410110111041012100104101310110410101101441011111144（2）功能仿真結(jié)果與分析圖

15、2.14 功能仿真波形結(jié)果由圖2.14的功能仿真的結(jié)果與表2.2的參數(shù)設(shè)計(jì)進(jìn)行比較可知，仿真結(jié)果正確。第3章編程下載與硬件測試3.1 編程下載利用Xilinx ISE的編程下載功能，將得到的gmk1689.bit文件下載到XCV200實(shí)驗(yàn)板的XCV200可編程邏輯芯片中。3.2 硬件測試及結(jié)果分析利用XCV200實(shí)驗(yàn)板進(jìn)行硬件功能測試。相聯(lián)存儲器的輸入數(shù)據(jù)通過XCV200實(shí)驗(yàn)板的輸入開關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過XCV200實(shí)驗(yàn)板的LED指示燈實(shí)現(xiàn)，其對應(yīng)關(guān)系如表3.1所示。XCV200芯片引腳信號XCV200實(shí)驗(yàn)板XCV200芯片引腳信號XCV200實(shí)驗(yàn)板 IBUS0K00AMBUS4K14 IBU

16、S1K01AMBUS5K15 IBUS2K02AMBUS6K16 IBUS3K03AMBUS7K17 IBUS4K04CLKCLOCKIBUS6K06OBUS0 A0IBUS7K07OBUS1A1B0K20OBUS2A2B1K21OBUS3A3B2K22OBUS4A4AMBUS0K10OBUS5A5AMBUS1K11OBUS6A6AMBUS2K12OBUS7A7AMBUS3K13表3.1XCV200實(shí)驗(yàn)板信號對應(yīng)關(guān)系利用表2.2中的輸入?yún)?shù)作為輸入數(shù)據(jù)，逐個(gè)測試輸出結(jié)果，即用XCV200實(shí)驗(yàn)板的開關(guān)K20、K21、K22控制輸入數(shù)據(jù)，開關(guān)K00K07控制輸入寄存器的內(nèi)容輸入，開關(guān)K10K17控

17、制存儲體中內(nèi)容的輸入。同時(shí)觀察A0A7的輸出，得到如表3.2所示的硬件測試結(jié)果。輸入信號輸出信號K00K07K10K17K22K21K20CLKA0A700010000000010000001000000000001000000001001001100000000000100000001000001010000010000010000000100010111000001000001000000010010100100000100000100000001001110110000010000010000000100001101010001000001000000010001111101000100

18、表3.2硬件測試結(jié)果輸入寄存器存的數(shù)是對應(yīng)的十六進(jìn)制數(shù)10，存儲體中存的數(shù)分別對應(yīng)的是08，09，10，11，12，13，10，11。對表3.2與表2.2的內(nèi)容進(jìn)行對比，可以看出硬件測試結(jié)果為01000100，對應(yīng)十六進(jìn)制的數(shù)44，由此可以看出測試的結(jié)果是正確的，說明電路設(shè)計(jì)正確合理。圖3.1為仿真下載的結(jié)果。圖3.1 數(shù)據(jù)的cop2000仿真下載結(jié)果參考文獻(xiàn)1 曹昕燕.EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)M.北京：清華大學(xué)出版社，20062 胡越明.計(jì)算機(jī)組成與設(shè)計(jì)M.北京：科學(xué)出版社，20063 王愛英.計(jì)算機(jī)組成與結(jié)構(gòu)(第4版)M.北京：清華大學(xué)出版社，20064白中英.計(jì)算機(jī)組成原理M.科學(xué)出版社出版社，20085 高有堂.EDA技術(shù)及應(yīng)用實(shí)驗(yàn)M.清華大學(xué)出版社，20066