第四章習題答案80232

1、4.3 教材習題答案4.1 分析圖P4.1電路的邏輯功能解：（1）推導輸出表達式Y2=X2；Y1=X1ÅX2；Y0=(MY1+X1M)ÅX0(2) 列真值表表4.3.1M X2 X1 X0Y2 Y1 Y00000000100100011010001010110011110001001101010111100110111101111000001011010110111101100000001011010111110100101（3）邏輯功能：當M=0時，實現(xiàn)3位自然二進制碼轉(zhuǎn)換成3位循環(huán)碼。 當M=1時，實現(xiàn)3位循環(huán)碼轉(zhuǎn)換成3位自然二進制碼。4.2 分析圖P4.2電路的邏輯功

2、能。 圖P4.2解：(1)從輸入端開始，逐級推導出函數(shù)表達式。 F1 = ABC F2 = A(BC) + BC= ABC + ABC +ABC + ABC(2)列真值表表4.3.2ABCF1 F20000010100111001011101110011110110000011 (3)確定邏輯功能。由真值表可知，該電路實現(xiàn)了一位全減器的功能。A、B、C、F1、F2分別表示被減數(shù)、減數(shù)、來自低位的借位、本位差、本位向高位的借位。 4.3分析圖P4.3電路的邏輯功能解：（1）F1=AÅBÅC；F2=(AÅB)C+AB(2)真值表：表4.3.3ABCF2 F100000

3、10100111001011101110001011001101011(3)邏輯功能：實現(xiàn)1位全加器。4.4 設ABCD是一個8421BCD碼，試用最少與非門設計一個能判斷該8421BCD碼是否大于等于5的電路，該數(shù)大于等于5，F(xiàn)= 1；否則為0。解：(1)列真值表表4.3.4A BF00000001001000110100010101100111100010011010101111001101111011110000011111(2)寫最簡表達式 CD AB 00 01 11 10000111111ffff1011ff圖4.3.1F = A + BD + BC=A · BD

4、83; BC(3)畫邏輯電路，如下圖所示： 圖4.3.24.5 試設計一個2位二進制數(shù)乘法器電路。解：（1）設被乘數(shù)AB，乘數(shù)CD，乘積結果為F4F3F2F1。真值表為：表4.3.5ABCDF4 F3 F2 F100000001001000110100010101100111100010011010101111001101111011110000000000000000000000010010001100000010010001100000001101101001 根據(jù)真值表可直接得到：F4=ABCD CD AB 00 01 11 10 CD AB 00 01 11 1000000101111

5、11111110111011 F3=ACABCD F2=ADABCD+BCABCD CD AB 00 01 11 10000111111110 F1=BD圖4.3.3為了使電路盡量簡單，希望門數(shù)越少越好，圈卡諾圈時要盡量選擇共有的卡諾圈以減少邏輯門的數(shù)量。本例是采用禁止法實現(xiàn)的，采用其他方法也可，只是需要的門數(shù)較多。電路圖略。4.6 試設計一個將8421BCD碼轉(zhuǎn)換成余3碼的電路。解：（1）列真值表表4.3.6ABCDF4 F3 F2 F1000000010010001101000101011001111000100110101011110011011110111100110100010101

6、10011110001001101010111100ÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆÆ（2）化簡輸出表達式 CD AB 00 01 11 10 CD AB 00 01 11 1000001110111101111FFFF11FFFF1011FF101FF F4=A+BD+BC F3=BD+BC+BCD CD AB 00 01 11 10 CD

7、AB 00 01 11 10001100110111011111FFFF11FFFF101FF101FF F2=CD+CD F1=D圖4.3.4 電路圖略。4.7 在雙軌輸入條件下用最少與非門設計下列組合電路： （1） F（ABC）=åm（1,3,4,6,7）解：用最少的與非門設計組和電路，須將表達式化簡為最簡與或式： BC A 00 01 11 100111111圖4.3.5F=AC+AC+BC= AC·AC·BC電路圖略。(2) F（ABCD）=åm（0,2,6,7,8,10,12,14,15）解： CD AB 00 01 11 1000110111

8、111111011圖4.3.6F=BD+AD+BC=BD·AD·BC電路圖略。解：函數(shù)的卡諾圖如下所示：圖4.3.7畫邏輯電路，如下圖所示：圖4.3.8(4)F(ABC)=AB+BC+AC解： BC A 00 01 11 1001111111圖4.3.9F(ABC)=AB+BC+AC電路圖略。4.8 在雙軌輸入信號下，用最少或非門設計題4.7的組合電路。解：將表達式化簡為最簡或與式：(1)F=(A+C)(A+B+C)= A+C+A+B+C(2)F=(C+D)(B+D)(A+B+C)= C+D+B+D+A+B+C(3)F=(A+C)(A+B+D)(A+B+D)= A+C+A+

9、B+D+A+B+D(4)F=(A+B+C)(A+B+C)= A+B+C+A+B+C解：直接畫卡諾圖為： CD AB 00 01 11 10001101111111101111圖4.3.10 &&&&ACBCCDF圖4.3.11 F=AC+BC+CD =AC·BC·CD 4.10 電話室對3種電話編碼控制，按緊急次序排列優(yōu)先權高低是：火警電話、急救電話、普通電話，分別編碼為11，10，01。試設計該編碼電路。解：設火警為A，急救為B，普通為C，列真值表為：表4.3.7ABCF1 F2000001010011100101110111FF01101

10、011111111 圖4.3.12³11³1ABF1F2圖4.3.134.11 試將2/4譯碼器擴展成4/16譯碼器A1 EN Y3A0 2/4 Y2 譯碼器 Y1Y0ENA1 2/4(1)A0 Y0Y1Y2Y3ENA1 2/4(2)A0 Y0Y1Y2Y3ENA1 2/4(3)A0 Y0Y1Y2Y3ENA1 2/4(4)A0 Y0Y1Y2Y3解： A3 A2 A1 A0 Y0Y1Y2Y3 Y4 Y5Y6Y7 Y8Y9Y10Y11 Y12Y13Y14Y15圖4.3.144.12 試用74138設計一個多輸出組合網(wǎng)絡，它的輸入是4位二進制碼ABCD，輸出為： F1 ：ABCD是

11、4的倍數(shù)。 F2 ：ABCD比2大。 F3 ：ABCD在811之間。 F4 ：ABCD不等于0。解：由題意，各函數(shù)是4變量函數(shù)，故須將74138擴展為4-16線譯碼器，讓A、B、C、D分別接4-16線譯碼器的地址端 A3 、A2 、A1 、A0 ，可寫出各函數(shù)的表達式如下： 實現(xiàn)電路如下圖所示： 圖4.3.15 A0A1A2ENA2A1A0D0D1 74151(1) YD2D3D4D5D6D7解：方法一：Y0D0D1D7ENA2A1A0D0D1 74151(2) YD2D3D4D5D6D7Y1D9D8A5A4D15A3YA2 Y0A1 Y1A0 Y274138 Y3 E1 Y4E2A Y5E2

12、B Y6 Y7001ENA2A1A0D0D1 74151(7) YD2D3D4D5D6D7³1D48D49Y6D55ENA2A1A0D0D1 74151(8) YD2D3D4D5D6D7Y7D57D56D63圖4.3.16方法二：Y7Y6Y1Y0D63D57D56D55D49D48D15D9D8D7D1D0A0A1A2ENA2A1A0D0D1 74151(8) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(7) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(2) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(1) YD2D3D4D

13、5D6D7ENA2A1A0D0D1 74151(1) YD2D3D4D5D6D7A5A4A3Y圖4.3.174.14 試用74151實現(xiàn)下列函數(shù)： 解：(1) 函數(shù)有4個輸入變量 ，而74151的地址端只有3個，即A2 、A1 、A0 ，故須對函數(shù)的卡諾圖進行降維，即降為3維。 令A=A2 、B=A1 、C=A0 則：D0 = D3 = D, D1 = D2 = D, D4 = D5 = D6 = D7 = 0 相應的電路圖如下所示： 圖4.3.18(2)F(A,B,C)=AB+AB+C解： BCA0001111001111111ENA2A1A0D0D1 74151 YD2D3D4D5D6D7

14、ABC01111101F圖4.3.19(3)F(A,B,C,D)=ABC+BCD+ACD解： CDAB00011110 CAB010000011降維01D111111DD1011101圖4.3.20ENA2A1A0D0D1 74151 YD2D3D4D5D6D7ABC00D001DDF圖4.3.21解： CDAB00011110 CAB01001100DD01Æ降維010011111111D10Æ1000圖4.3.22ENA2A1A0D0D1 74151 YD2D3D4D5D6D7ABCDD00001DF圖4.3.23(5)F(A,S,C,D,E)=ABCD+ABCE+BC

15、DE解： CDAB00011110 CAB0100E00DE001EE降維010E11111D010E10DE0圖4.3.24電路圖略。 4.15 用½74153實現(xiàn)下列函數(shù)： 解：(1) 函數(shù)有4個輸入變量 ，而½74153的地址端只有2個，即 A1 、A0 ，故須對函數(shù)的卡諾圖進行降維，即降為 2 維。 圖4.3.25電路圖如下：圖4.3.26（2）F(A,B,C)=åm(1,2,4,7) BCA00011110 BA01011降維0CC1111CC圖4.3.27ENA1A0D0 Y D1 D2D3ABCCCCF圖4.3.284.16 試在圖4.2.31的基礎

16、上增加一片7485，構成25位數(shù)據(jù)比較器。=A3A2A1A0 B3B2B1B0(A>B)i(A=B)i 7485(A<B)i FA>B FA=B FA<BA20B20A24A23A22A21B24 B23B22B21=A3A2A1A0 B3B2B1B0(A>B)i(A=B)i 7485(A<B)i FA>B FA=B FA<BA5B5A9A8A7A6B9B8B7B6A3A2A1A0 B3B2B1B0(A>B)i(A=B)i 7485(A<B)i FA>B FA=B FA<B0=A3A2A1A0 B3B2B1B0(A>

17、B)i(A=B)i 7485(A<B)i FA>B FA=B FA<BA0B0A4A3A2A1B4B3B2B1=A3A2A1A0 B3B2B1B0(A>B)i(A=B)i 7485(A<B)i FA>B FA=B FA<BA10B10A14A13A12A11B14 B13B12B11=A3A2A1A0 B3B2B1B0(A>B)i(A=B)i 7485(A<B)i FA>B FA=B FA<BA15B15A19A18A17A16B19 B18B17B16FA>B FA=B FA<B圖4.3.294.17 設A=A3A

18、2A1A0,B=B3B2B1B0均為8421BCD碼。試用74283設計一個A、B的求和電路。（可用附加器件）解：設CO S3S2S1S0為A、B的二進制和，則當CO=1或S3S2S1S0>1001時，須加0110修正項進行調(diào)整，計算結果為C4C3C2C1C0。00S1S2S3A3A2A1 COA0 S3CI 74283 S2B3 S1B2 S0B1B0A3A3A2A1 COA0 S3CI 74283 S2B3 S1B2 S0B1B0C4C3C2C1C0A2S0³1A0A1&B2B3B1B0圖4.3.304.18 用74283將8421BCD碼轉(zhuǎn)換為余3BCD碼。 解：

19、由于同一個十進制數(shù)碼的余3BCD碼比相應的8421BCD碼大 3，故用一片74283既可以實現(xiàn)，電路圖如下所示：圖4.3.314.20 用74283將8421BCD碼轉(zhuǎn)換為5421BCD碼。 解法1：當一個十進制數(shù)碼大于等于5時，其5421BCD碼比相應的8421BCD碼大 3，其余情況下，兩種BCD碼一樣，故用一片7485和一片74283可以實現(xiàn)，電路圖如（一）所示：圖（一） 8421BCD碼轉(zhuǎn)換為5421BCD碼電路圖4.3.32解法2：用門電路和74283實現(xiàn)，列真值表如下：圖4.3.33 圖4.3.34 8421BCD碼轉(zhuǎn)換為5421BCD碼卡諾圖和電路B1 ( B0 )B1 = B0 = A+BD+BCB3 = B2 = 0解法3：用門電路和742