鎖相式數(shù)字頻率合成器的設(shè)計(jì)

1、 課程設(shè)計(jì)題目： 鎖相式數(shù)字頻率合成器的設(shè)計(jì) 已知技術(shù)參數(shù)和設(shè)計(jì)要求：一、 鎖相式數(shù)字頻率合成器設(shè)計(jì)方框圖 二、鎖相式數(shù)字頻率合成器設(shè)計(jì)要求1、 要求設(shè)計(jì)出數(shù)字鎖相式頻率合成器的完整電路。2、 晶體振蕩器部分要求用數(shù)字電路設(shè)計(jì) (可以參考CD4060、74LS04等) 。3、 要求1/M分頻器分別產(chǎn)生，1KHZ 、2KHZ 、4KHZ 的方波信號(hào)，并且通過開關(guān)分別選擇其中之一接入鎖相環(huán)的相位比較器輸入端作為fR。4、 要求頻率合成器輸出的頻率范圍f0分別為（00009999）×1KHZ 、（00009999）×2KHZ 、（00009999）×4KHZ ，并且設(shè)計(jì)

2、出相對(duì)應(yīng)的1/N分頻器(四位)。5、鎖相環(huán)型號(hào)：選擇LM4046 、或CD4046。石英晶體選擇4.096MHZ或8.192MHZ等 ， 其他集成電路及元器件根據(jù)設(shè)計(jì)要求自己選擇。6、 用Protel 99SE或Protel DXP畫出鎖相式數(shù)字頻率合成器的原理方框圖、電路圖、仿真波形圖（仿真1/N分頻器和1/M分頻器輸出信號(hào)波形）、然后畫出PCB圖。7、 計(jì)算當(dāng)Fr =1KHZ、2KHZ 、4KHZ時(shí)1/M分頻器應(yīng)該是多少分頻，鎖相式數(shù)字頻率合成器輸出頻率計(jì)算：f0=？ （每個(gè)人計(jì)算f0=？的要求見附錄一電子表格）。8、 主要參數(shù)測(cè)試：包括晶體振蕩器輸出頻率；1/M分頻器輸出頻率；1/N可編

3、程分頻器的測(cè)試；鎖相環(huán)的撲捉帶和同步帶測(cè)試方法；鎖相環(huán)壓控振蕩器的控制特性曲線測(cè)試方法，（以上測(cè)試要說明用何種儀器）。做出誤差分析。9、 編寫出數(shù)字鎖相式頻率合成器的課程設(shè)計(jì)報(bào)告。 工作量：1、 數(shù)字鎖相式頻率合成器的總體設(shè)計(jì)。2、 數(shù)字鎖相式頻率合成器的各部分參數(shù)計(jì)算和器件選擇 3、數(shù)字鎖相式頻率合成器的電路原理圖設(shè)計(jì)。 4、數(shù)字鎖相式頻率合成器的電路PCB圖設(shè)計(jì)。 5、 數(shù)字鎖相式頻率合成器的仿真與調(diào)試。6、 編寫課程設(shè)計(jì)論文與打印裝訂。（撰寫格式見附錄二：課程設(shè)計(jì)說明書（論文）撰寫規(guī)范） 工作計(jì)劃安排： 2010年 3月13日 3月18 日： 課程設(shè)計(jì)動(dòng)員、下達(dá)任務(wù)書、查閱和收集資料。2

4、010年 3月19日 3月8 日： 根據(jù)課程設(shè)計(jì)任務(wù)書要求，設(shè)計(jì)和計(jì)算電路。2010年 3月 9 日 3月26 日： 學(xué)習(xí)用Protel 99SE或Protel DXP畫出電路的工作原理圖、PCB圖和元器件清單。2010年 3月27日 4月7 日： 對(duì)設(shè)計(jì)電路進(jìn)行調(diào)試、仿真并寫出課程設(shè)計(jì)報(bào)告。 2010年 4月 16 日： 上交課程設(shè)計(jì)論文。 同組設(shè)計(jì)者及分工： 每個(gè)人獨(dú)立完成。 指導(dǎo)教師簽字： 2010 年 3 月 16 日 教研室主任意見： 教研室主任簽字：_ 2010 年 月 日書寫規(guī)范性20分原理論述20分電路設(shè)計(jì)與計(jì)算40分仿真、調(diào)試與誤差分析20分總成績教師評(píng)語：教師簽字： 201

5、0 年 4 月 日摘要： 本文主要介紹CD4046鎖相式數(shù)字頻率合成器的構(gòu)成電路及原理。CD4046鎖相式數(shù)字頻率合成器主要由晶振電路、1/M分頻器、1/N可編程分頻器以及CD4046鎖相環(huán)構(gòu)成。采用4.096MHz的晶振電路，產(chǎn)生4.096MHz的方波，由1/M分頻器進(jìn)行4096、2048、1024的分頻后得到1KHz、2KHz、4KHz的fR信號(hào)。由開關(guān)選擇送入鎖相環(huán)的一輸入端A中，鎖相環(huán)輸出信號(hào)f0再由1/N可編程分頻器進(jìn)行N分頻后，送入鎖相環(huán)的另一輸入端B，與A端的信號(hào)進(jìn)行鑒相比較后，產(chǎn)生新的f0，此時(shí)的f0應(yīng)當(dāng)?shù)扔贜*fR，獲得所需要的頻率，完成頻率合成功能，因此此頻率合成器具有系統(tǒng)

6、穩(wěn)定、精確度高、具有較高的可選擇性與實(shí)用性等特點(diǎn)。關(guān)鍵詞：頻率合成 鎖相環(huán) 可編程分頻目錄摘要5（一）設(shè)計(jì)內(nèi)容7（二）設(shè)計(jì)目的7（三）系統(tǒng)特性7（四）系統(tǒng)框圖7（五）方案論證7 1. 晶體振蕩電路的設(shè)計(jì)7 2. 1/N 分頻器的選定8（六）詳細(xì)電路設(shè)計(jì)8 1. 晶體振蕩器8 2. 1/M 分頻器9 3. 1/N 可編程分頻器10 4. CD4046 鎖相環(huán)電路13 5. 鎖相環(huán)數(shù)字頻率合成器16（七）心得體會(huì)18（八）參考文獻(xiàn)18（九）附錄 附錄一 元器件列表 附錄二 鎖相式數(shù)字頻率合成器電路圖 附錄三 鎖相式數(shù)字頻率合成器PCB圖（一）設(shè)計(jì)內(nèi)容 利用鎖相環(huán)，進(jìn)行頻率合成器的設(shè)計(jì)。（二）設(shè)計(jì)目

7、的 完成鎖相環(huán)分頻器的設(shè)計(jì)，仿真，得到511520KHz頻率方波。（三）系統(tǒng)特性Ø 晶體振蕩器利用高速的74LS04非門以及4.096MHz晶體，精確產(chǎn)生出4.096MHz的原始方波信號(hào)。Ø 1/M 分頻器利用三片74LS293進(jìn)行級(jí)聯(lián)，獲得4096、2048、1024分頻效果的分頻器，效率高。Ø 1/N 分頻器使用四片74LS192進(jìn)行級(jí)聯(lián)，可直接通過16位開關(guān)預(yù)置0-9999的分頻范圍，精確簡便。Ø 鎖相環(huán)電路采用CD4046鎖相環(huán)電路進(jìn)行反饋調(diào)節(jié)，精確、穩(wěn)定。 （四）系統(tǒng)框圖 （五）方案論證 （1）晶體振蕩電路的設(shè)計(jì) 方案一：采用模擬電路設(shè)計(jì) 采用

8、晶振與三極管以及兩電容構(gòu)成并聯(lián)型晶體振蕩器，再將輸出信號(hào)經(jīng)過施密特觸發(fā)器整形，產(chǎn)生方波。此電路對(duì)電容的要求較高，且較為復(fù)雜麻煩，不穩(wěn)定，故舍棄之。 方案二：采用74LS04芯片 采用74LS04中的三個(gè)非門與電容C1、電阻R1、R2構(gòu)成晶振電路，由于電阻電容只是起輔助作用，且產(chǎn)生的輸出波形為占空比50%的方波，電路穩(wěn)定可靠。故使用此電路作為方波發(fā)生電路。 （2）1/N分頻器的選定 方案一：選用BCD加法計(jì)數(shù)器 若采用BCD加法計(jì)數(shù)器，在預(yù)置分頻數(shù)時(shí)應(yīng)求其關(guān)于9的補(bǔ)碼預(yù)置，或者使用轉(zhuǎn)換電路進(jìn)行轉(zhuǎn)換，較為麻煩，故放棄使用。 方案二：選用BCD減法計(jì)數(shù)器 若采用BCD減法計(jì)數(shù)器，在預(yù)置分配數(shù)時(shí)可直接

9、輸入BCD碼，方便快捷，故選用減法器。（六）詳細(xì)電路設(shè)計(jì)1.晶體振蕩器 石英晶體， 有天然的也有人造的，是一種重要的壓電晶體材料。石英晶體本身并非振蕩器，它只有借助于有源激勵(lì)和無源電抗網(wǎng)絡(luò)方可產(chǎn)生振蕩。只要在晶體振子板極上施加交變電壓，就會(huì)使晶片產(chǎn)生機(jī)械變形振動(dòng)，此現(xiàn)象即所謂逆壓電效應(yīng)。當(dāng)外加電壓頻率等于晶體諧振器的固有頻率時(shí)，就會(huì)發(fā)生壓電諧振，從而導(dǎo)致機(jī)械變形的振幅突然增大。 74LS04為六組反相器，共有54/7404、54/74H04、5474S04、5474LS04四種線路結(jié)構(gòu)形式，其主要電特性典值如下:型 號(hào)tPLHtPHLPD54/740412ns8ns60mW54/74H046n

10、s6.5ns140mW5474S043ns3ns113mW5474LS049ns10ns12mWw圖1-1 74LS04引腳圖如圖1-2本實(shí)驗(yàn)使用一種TTL晶體振蕩器，晶體的頻率點(diǎn)可以在很高的范圍內(nèi)選擇，如數(shù)百赫茲到數(shù)十兆赫茲，由于需要，選擇4.096MHz的石英晶體作為振蕩晶體。由于振蕩頻率較高，門也應(yīng)選中較高速的74LS04，門的偏置電阻也將隨門的類型改變而適當(dāng)?shù)恼{(diào)節(jié)，以確保最佳工作狀態(tài)。74LS04使用5V直流穩(wěn)壓供電，在U1C口，即引腳6，將得到4.096MHz的方波輸出。 圖1-2 TTL晶體振蕩器2. 1/M分頻器2.1 1/M分頻器電路原理由于晶振電路輸出為頻率為4.096MHz

11、的方波，欲獲得1KHz、2KHz、4KHz的方波，則應(yīng)進(jìn)行分頻。獲得1KHz分頻M1為4.096*106/103=4096=212；同理2KHz、4KHz的分頻M2M3應(yīng)當(dāng)分別為211、210。故可采用3片集成四位二進(jìn)制計(jì)數(shù)器(74LS293)進(jìn)行級(jí)聯(lián)構(gòu)成（如圖2-2），最大分頻正好為212。圖2-1為74LS04真值表，74LS293為二、八、十六進(jìn)制計(jì)數(shù)器。R0(1)、R0(2)為異步清零端，R0(1)、R0(2)為高電平時(shí)，不管時(shí)鐘輸入CKA、CKB狀態(tài)如何，即可以完成清零功能。當(dāng) R0(1),R0(2) 中有一個(gè)為低電平時(shí)，在CKA、CKB 脈沖下降沿作用下進(jìn)行計(jì)數(shù)操作：將CKB 與

12、QA 連接，計(jì)數(shù)脈沖由CPA 輸入。圖2-1 74LS293真值表 在 QA,QB,QC,QD 得到二、四、八、十六分頻。CKA為二分頻輸入端，QA為二分頻輸出。CKB為八分頻輸入端，QB、QC、QD為八分頻輸出端。圖2-2 1/M分頻器電路圖2.2 1/M分頻器仿真測(cè)試U1-10口為4.096MHz信號(hào)輸入口，U3-QB為4KHz輸出口；U3-QC為2KHz輸出口；U3-Q4為1KHz輸出口。現(xiàn)對(duì)1/M分頻器進(jìn)行仿真測(cè)試，使用4.096MHz方波接入U(xiǎn)1-10口，分別用示波器連接測(cè)試U3-QB、U3-QC、U3-QD口，獲得如下圖(圖2-2)波形:圖2-3 1/M分頻器仿真結(jié)果圖由上圖可得，

13、U3_4口周期0.5ms,U3_5口周期0.25ms，U3_8口周期1ms，即U3B處輸出為4KHz方波，U3C處輸出為2KHz方波，U3D處為1KHz方波，分頻器運(yùn)行正常。 3. 1/N可編程分頻器3.1 1/N 可編程分頻器電路原理為實(shí)現(xiàn)0-9999的可編程1/N分頻器，我們使用了4片74LS192 BCD碼可逆計(jì)數(shù)器，使用其減法功能。其電路圖如圖3-2，信號(hào)由圖中的input口輸入，從output 口輸出，分頻數(shù)M的BCD碼最高位與U4D對(duì)應(yīng)，依次往下為U4C、U4B、U4A、U3DU1A。74LS192為可預(yù)置的十進(jìn)制同步加/減法計(jì)數(shù)器。其引腳功能及真值表如下：CPU為加計(jì)數(shù)時(shí)鐘輸入端

14、，CPD為減計(jì)數(shù)時(shí)鐘輸入端。  LD為預(yù)置輸入控制端，異步預(yù)置。  CLR為復(fù)位輸入端，高電平有效，異步清除。  CO為進(jìn)位輸出：1001狀態(tài)后負(fù)脈沖輸出，  BO為借位輸出：0000狀態(tài)后負(fù)脈沖輸出。A、B、C、D分別為預(yù)置輸入口。QA、QB、QC、QD為計(jì)數(shù)輸出口。 圖3-1 74LS192真值表 圖3-2 1/N可編程分頻器電路原理圖1(有誤)3.2 1/N可編程分頻器仿真測(cè)試現(xiàn)對(duì)電路進(jìn)行仿真測(cè)試，輸入N為1234，對(duì)應(yīng)的BCD碼為0001 0010 0011 0100，分別輸入4個(gè)芯片中。從input口中輸入頻率為1234KHz的方波信號(hào)，理論上

15、N分頻后頻率應(yīng)為1234kHz/1234=1kHz從output口中讀出仿真器上的波形，如圖3-3。從圖中我們可以讀出output口中的輸出脈沖頻率約為10KHZ，與理論值不同，1/N可編程分頻器未能正常工作。于是筆者對(duì)各74LS192芯片進(jìn)行輸入與輸出口的仿真結(jié)果分析，發(fā)現(xiàn)當(dāng)U4-13輸出重置信號(hào)的同時(shí)，各片計(jì)時(shí)器連續(xù)輸出了兩個(gè)借位信號(hào)，導(dǎo)致分頻數(shù)各位減1，變成了N=0123。于是輸出頻率為1234/12310KHZ。造成此現(xiàn)象的原因疑為險(xiǎn)象，現(xiàn)對(duì)電路進(jìn)行改良，在U4-13口出添加兩片非門串聯(lián)進(jìn)行信號(hào)延遲處理（如圖3-4），再次進(jìn)行仿真測(cè)試，得到圖3-5。由圖可得，輸出頻率約為1KHZ，與理

16、論值相符，故分頻器工作正常。 圖3-3 1/N可編程分頻器電路仿真圖1圖3-4 1/N可編程分配器電路圖2圖3-5 1/N可編程分頻器仿真圖23.3 1/N可編程分頻器工作原理現(xiàn)結(jié)合上例簡單介紹1/N可編程分頻器的工作原理。當(dāng)電路穩(wěn)定工作后（即第一次重置信號(hào)U4-13輸出重置脈沖重置電路），每從input口輸入一個(gè)周期的信號(hào)，U1內(nèi)的數(shù)便減1，當(dāng)U1內(nèi)數(shù)減至0000并再次進(jìn)入下一信號(hào)周期時(shí)，U1-13口輸出借位信號(hào)脈沖，U2在收到這個(gè)脈沖信號(hào)后執(zhí)行減一操作，由于U1 DIV=10，故U1進(jìn)入模為10的減法循環(huán)。以后每經(jīng)過10個(gè)信號(hào)周期，U1再次輸出一個(gè)借位信號(hào)，U2再次減1。當(dāng)U2內(nèi)數(shù)減少到0

17、，并再次收到借位信號(hào)的時(shí)候，向U3輸出借位信號(hào)，U3減1。由此往復(fù)，直到U4內(nèi)的數(shù)全減為0并且U3再次傳來借位信號(hào)時(shí)，U4輸出重置信號(hào)，將U1、U2、U3、U4內(nèi)數(shù)重置。完成一次完整循環(huán)?，F(xiàn)在輸入BCD碼為0001 0010 0011 0100，則需要經(jīng)過1*10*10*10+2*10*10+3*10+4=1234次信號(hào)周期才輸出一個(gè)重置信號(hào)，完成一次完整循環(huán)，故分頻數(shù)N=1234。4.CD4046鎖相環(huán)電路4.1 鎖相環(huán)電路原理 為實(shí)現(xiàn)N倍頻，需要使用鎖相環(huán)電路。鎖相的意義是相位同步的自動(dòng)控制，能夠完成兩個(gè)電信號(hào)相位同步的自動(dòng)控制閉環(huán)系統(tǒng)叫做鎖相環(huán)，簡稱PLL。它廣泛應(yīng)用于廣播通信、頻率合成

18、、自動(dòng)控制及時(shí)鐘同步等技術(shù)領(lǐng)域。鎖相環(huán)主要由相位比較器（PC）、壓控振蕩器（VCO）。低通濾波器三部分組成，如圖4-1所示圖4-1 鎖相環(huán)原理圖壓控振蕩器的輸出Uo接至相位比較器的一個(gè)輸入端，其輸出頻率的高低由低通濾波器上建立起來的平均電壓Ud大小決定。施加于相位比較器另一個(gè)輸入端的外部輸入信號(hào)Ui與來自壓控振蕩器的輸出信號(hào)Uo相比較，比較結(jié)果產(chǎn)生的誤差輸出電壓U正比于Ui和Uo兩個(gè)信號(hào)的相位差，經(jīng)過低通濾波器濾除高頻分量后，得到一個(gè)平均值電壓Ud。這個(gè)平均值電壓Ud朝著減小VCO輸出頻率和輸入頻率之差的方向變化，直至VCO輸出頻率和輸入信號(hào)頻率獲得一致。這時(shí)兩個(gè)信號(hào)的頻率相同，兩相位差保持恒

19、定（即同步）稱作相位鎖定。 本實(shí)驗(yàn)使用CD4046鎖相環(huán)電路。CD4046的引腳排列，采用 16 腳雙列直插式，各引腳功能如下：1腳相位輸出端，環(huán)路人鎖時(shí)為高電平，環(huán)路失鎖時(shí)為低電平。2腳相位比較器的輸出端。3腳比較信號(hào)輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時(shí)禁止，低電平時(shí)允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負(fù)端和正端。9腳壓控振蕩器的控制端。10腳解調(diào)輸出端，用于FM解調(diào)。11、12腳外接振蕩電阻。13腳相位比較器的輸出端。14腳信號(hào)輸入端。15腳內(nèi)部獨(dú)立的齊納穩(wěn)壓管負(fù)極。 圖4-2 CD4046內(nèi)部電原理框圖圖4-2是CD4046內(nèi)部電原理框圖。主要由相位

20、比較、壓控振蕩器(VC0)線性放大器、源跟隨器、整形電路等部分構(gòu)成。CD4046工作原理如下：輸入信號(hào) Ui從14腳輸入后，經(jīng)放大器A1進(jìn)行放大、整形后加到相位比較器、的輸入端，圖3開關(guān)K撥至2腳，則比較器將從3腳輸入的比較信號(hào)Uo與輸入信號(hào)Ui作相位比較，從相位比較器輸出的誤差電壓U則反映出兩者的相位差。U經(jīng)R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調(diào)整VCO的振蕩頻率f2，使f2迅速逼近信號(hào)頻率f1。VCO的輸出又經(jīng)除法器再進(jìn)入相位比較器，繼續(xù)與Ui進(jìn)行相位比較，最后使得f2f1，兩者的相位差為一定值，實(shí)現(xiàn)了相位鎖定。圖4-3 CD4046鎖相環(huán)電路原理圖

21、圖4-3 為鎖相環(huán)電路模塊圖。如圖所示，fr信號(hào)由CD4046的13號(hào)引腳輸入，fo由4號(hào)引腳輸出得到，現(xiàn)對(duì)電路進(jìn)行分析如下：由于VCO的輸出頻率范圍由下式確定:fmin=1/R2(C1+32pF)fmax=1/R1(C1+32pF)+ fmin 其中 10kR11M 100pFC10.01uF 現(xiàn)取R2為,C1為100pF。則fmin=0kHz 取R1為10k，則fmax=757kHz 已達(dá)到需要的輸出頻率511-520kHz范圍。 對(duì)濾波電路R3、R4、C2計(jì)算結(jié)果如下： 濾波器的截止角頻率c=1/(R3+R4)C2 截止頻率fc=c /2 故取R3=100k，R4=10k，C2=2000

22、pF則經(jīng)計(jì)算得出fc=723Hz另由于相位比較器1需要輸入為50%占空比的方波才有效，而相位比較器2對(duì)不均勻分布的方波與占空比50%的方波均有效，而輸入信號(hào)fr 為脈沖信號(hào)，故選擇13口即PC2作為VCO壓控振蕩器的鑒頻輸入信號(hào)。 4.2 同步帶、捕捉帶當(dāng)鎖相環(huán)處于一定的固有振蕩頻率fv ,并且輸入信號(hào)的頻率fI偏離fv 上限值fImax或下限值fImin時(shí)，環(huán)路還能進(jìn)入鎖定狀態(tài)，則稱fImax-fImin=fv 為捕捉帶。從PLL鎖定開始，改變輸入信號(hào)的頻率fI向高或向低兩個(gè)方向變化），直到PLL失鎖為止，這段頻率范圍稱為同步帶fL。捕捉帶fv 與同步帶fL 測(cè)量如圖4-4所示。 信號(hào)源sf

23、IPCLPFVCOfv頻率計(jì) 圖4-4 同步帶捕捉帶測(cè)量原理圖 其測(cè)試步驟如下： 將開關(guān)S斷開，這時(shí)頻率計(jì)應(yīng)顯示VCO的固有振蕩頻率fv 的值。 將開關(guān)S接通，設(shè)信號(hào)源輸出電壓VI=200mV,選擇適合的頻率fI (fI > fv )值，觀察VCO的輸出fv 是否變?yōu)閒I ，如果fv = fI ，說明環(huán)路進(jìn)入鎖定狀態(tài)。再繼續(xù)增高fI ,直到環(huán)路失鎖為止，記下此時(shí)的頻率f11的值。 再減小fI 直到環(huán)路剛鎖定為止，記下此時(shí)f12 的值（fv = f12 ）。 繼續(xù)減小fI ，直到環(huán)路再一次失鎖為止，記下此時(shí)的頻率f13 的值。 再增高fI ，直到環(huán)路剛剛進(jìn)入鎖定狀態(tài)為止，記下此時(shí)頻率f14

24、 的值。 由同步帶和捕捉帶的定義可知 捕捉帶 fv = f12 f14 同步帶 fL = f11 f13 4.3 壓控振蕩器的控制特性曲線這是指VCO的瞬時(shí)振蕩頻率v(t)與控制電壓Vd(t)的關(guān)系曲線，可表示為 v(t)= v+KVVd(t)當(dāng)Vd(t)=0時(shí)，VCO的固有振蕩頻率為v或fv 。VCO特性曲線的測(cè)試原理如下：將VCO的輸入、輸出與環(huán)路斷開。 使直流控制電壓Vd =0，測(cè)量VCO的固有振蕩頻率v或fv ，這時(shí)v或fv 的值由VCO的外接定時(shí)電阻電容決定。使Vd 由零逐漸增大，直到線性區(qū)的臨界值（注意更換VCO的外接電阻電容）為止，測(cè)量與VCO對(duì)應(yīng)的輸出頻率v或fv （以表格的形

25、式記錄Vd 與v或fv 的對(duì)應(yīng)值，臨界值附近應(yīng)增加測(cè)試點(diǎn)）。接入負(fù)直流控制電壓Vd 重復(fù)步驟。根據(jù)記錄的實(shí)驗(yàn)數(shù)據(jù)，繪制VCO的控制特性曲線，確定Vd 與v或fv 的線性范圍并求斜率Kv。注意：VCO的固有振蕩頻率v或fv 不同，所對(duì)應(yīng)的控制特性曲線的斜率Kv也不同；VCO的控制電壓Vd 不宜超過PLL的電源電壓。 5.鎖相式數(shù)字頻率合成器 根據(jù)系統(tǒng)框圖對(duì)晶體振蕩電路、M分頻器、CD4046鎖相環(huán)電路、N分頻器進(jìn)行合理組裝搭接，得到鎖相式數(shù)字頻率合成器完整電路（圖5-1）。如圖所示，晶體振蕩器產(chǎn)生4.096MHz的方波，經(jīng)過M分頻電路分頻，產(chǎn)生4kHz、2kHz、1kHz的方波，由開關(guān)K3進(jìn)行選擇。K3選擇頻率后送入CD4046的鎖相環(huán)BIN中，鎖相環(huán)的輸出VCOUT輸入到N分頻器內(nèi)進(jìn)行分頻，N分頻器的輸出信號(hào)轉(zhuǎn)接入鎖相環(huán)AIN中，與BIN進(jìn)行鑒相比較。從而實(shí)現(xiàn)整個(gè)電路的頻率合成功能?，F(xiàn)要實(shí)現(xiàn)f0=511520kHz的頻率，當(dāng)開關(guān)K3撥入1，即使fR為1kHz，則，分頻數(shù)N應(yīng)