




版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、 基于FPGA實現(xiàn)FIR濾波器的研究 摘要: 針對在FPGA中實現(xiàn)FIR濾波器的關(guān)鍵-乘法運算的高效實現(xiàn)進行了研究,給了了將乘法化為查表的DA算法,并采用這一算法設(shè)計了FIR濾波器。通過FPGA仿零點驗證,證明了這一方法是可行和高效的,其實現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實現(xiàn)FIR濾波器。最后介紹整數(shù)的CSD表示和還處于研究階段的根據(jù)FPGA實現(xiàn)的要求改進的最優(yōu)表示。 關(guān)鍵詞: FPGA DA FIR濾波器 CSD 數(shù)字濾波器是語音與圖像處理、模式識別、雷達信號處理、頻譜分析等應(yīng)用中的一種基本的處理部件,它能滿足波器對幅度和相位特性的嚴格要求,避免模擬乙波器所無法克服的電壓漂移、溫度漂移
2、和噪聲等問題。有限沖激響應(yīng)(FIR)濾波器能在設(shè)計任意幅頻特性的同時保證嚴格的線性相位特性。 目前FIR濾波器的實現(xiàn)方法有三種:利用單片通用數(shù)字濾波器集成電路、DSP器件和可編程邏輯器件實現(xiàn)。單片通用數(shù)字濾波器使用方便,但由于字長和階數(shù)的規(guī)格較少,不能完全滿足實際需要。使用DSP器件實現(xiàn)雖然簡單,但由于程序順序執(zhí)行,執(zhí)行速度必然不快。FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源,特別適合于數(shù)字信號處理任務(wù),相對于串行運算為主導(dǎo)的通用DSP芯片來說,其并行性和可擴展性更好。但長期以來,F(xiàn)PGA一直被用于系統(tǒng)邏輯或時序控制上,很少有信號處理方面的應(yīng)用,其原因主要是因為在FPGA中缺乏實現(xiàn)乘法運算
3、的有效結(jié)構(gòu)。現(xiàn)在這個問題得到了解決,使FPGA在數(shù)字信號處理方面有了長足的發(fā)展。 1 分布式運算原理 分布式算法(DA)早在1973年就已經(jīng)被Croisier提出來了,但是直到FPGA出現(xiàn)以后,才被廣泛地應(yīng)用在FPGA中計算乘積和。 一個線性時不變網(wǎng)絡(luò)的輸出可以用下式表示:=c0x0+c1x1+cN-1xN-1 假設(shè)系數(shù)cn是已知常數(shù),xn是變量,在有符號DA系統(tǒng)中假設(shè)變量xn的表達式如下: 式中,xbn表示z叫的第b位,而xn也就是x的第n次采樣。于是,內(nèi)積y可以表示為: 重新分別求和(也就是分布式算法的由來),其結(jié)果如下: 從(1)式可以發(fā)現(xiàn),分布式算法是一種以實現(xiàn)乘加運算為目的的運算方法
4、。它與傳統(tǒng)算法實現(xiàn)乘加運算的不同在于執(zhí)行部分積運算的先后順序不同。分布式算法在實現(xiàn)乘加功能時,是通過將各輸入數(shù)據(jù)的每一對應(yīng)位產(chǎn)生的部分積預(yù)先進行相加形成相應(yīng)的部分積,然后再對各個部分積累加形成最終結(jié)果的,而傳統(tǒng)算法是等到所有乘積已經(jīng)產(chǎn)生之后再來相加完成乘加運算的。與傳統(tǒng)串行算法相比,分布式算法可極大地減少硬件電路的規(guī)模,提高電路的執(zhí)行速度。它的實現(xiàn)框圖如圖1(虛線為流水線寄存器)所示。 2 用分布式原理實現(xiàn)FIR濾波器 21 串行方式 當系統(tǒng)對速度的要求不高時,可以采用串行的設(shè)計方法,即采用一個DA表、一個并行累加器和少量的寄存器就可以了。 在用LUT實現(xiàn)串行分布式算法的時候,假設(shè)系數(shù)為8位,
5、則DA表的規(guī)模為2N×8位??梢钥吹饺绻轭^系數(shù)N過多,則DA表的規(guī)模將十分龐大。這是因為LUT的規(guī)模隨著地址空間的變化(也就是N的增加)而呈指數(shù)增加。例如EPFl0K20包含1152個LC,而一個27×7位的表就需要394個LC。當N過大時,一個FPGA器件就不夠用了。 為了減小規(guī)模,可以利用部分表計算,然后將結(jié)果相加。假定長度為LN的內(nèi)積為: 將和分配到L個獨立的N階并行DA的LUT之中結(jié)果如下: 如圖2所示,實現(xiàn)一個4N的DA設(shè)計需要3個次輔助加法器。表格的規(guī)模從一個2 N×B位的LUT降到4個2 N×B的位表。 如果再加上流水線寄存器,由于EPF
6、l0K20每個LC后面都跟有一個寄存器,所以并沒有增加電路規(guī)模,而速度卻得到了提高。 22 并行方式 采用并行方式的好處是處理速度得到了提高。由于數(shù)據(jù)是并行輸入,所以計算速度要比串行方式快,但它的代價是硬件規(guī)模更大了。下面舉出全并行的例子。 設(shè) sum0=c0x0+0+c1x01+cN-1x0N-1 sumB-1=cB-1xB-10+c1xB-11+cN-1+xB-1N-1 可將(1)式改寫成如下形式 y=sum0+sum12 1+sum2 2+sumB-12 B-1 (2) 利用式(2)可得一種直觀的加法器樹,如圖3所示。 雖然硬件規(guī)模加大了,但是如果把系數(shù)的個數(shù)限制在4個或8個,再加上流水
7、線寄存器,這個代價還是值得的。而且每張表都是相同的,不用為每個采樣都設(shè)計一張表,減小了設(shè)計量。 DA算法的主要特點,是巧妙地利用ROM查找表將固定系數(shù)的MAC運算轉(zhuǎn)化為查表操作,其運算速度不隨系數(shù)和輸入數(shù)據(jù)位數(shù)的增加而降低,而且相對直接實現(xiàn)乘法器而言在硬件規(guī)模上得到了極大的改善。利用ALTERA的FLEXl0K實現(xiàn)的16階8位系數(shù)的并行FIR濾波器,其時鐘頻率可以達到101MHz,而實現(xiàn)的16階8位系數(shù)的串行FIR濾波器,其時鐘頻率可以達到63MHz,每9個時鐘周期可完成一次計算。但是其系數(shù)是傳統(tǒng)二進制的,造成了很大的冗余(對于用逐位相加法實現(xiàn)的乘法器,當系數(shù)有一位為零時不用相加,零位越多,冗
8、余越大),而且查找表的大小隨著濾波器階數(shù)的增加成指數(shù)增加,雖然可以采用將大查找表分解為小查找表,但是無法從根本上解決這一問題,這些都是DA方法的缺點。后面將對FIR濾波器實現(xiàn)給出新的設(shè)計方法,進一步降低邏輯資源的消耗。 3 CSD碼及最優(yōu)化方法 一個整數(shù)X與另一整數(shù)Y的乘積的二進制表示可以寫成: 對于標準二進制,由于sn=0時的對應(yīng)項Y2n并不參與累加運算,所以可以用另一種表示方法使非零元素的數(shù)量降低,從而使加法器的數(shù)目減少,降低硬件規(guī)模。有符號數(shù)字量(SD)有三重值0,-1,+1,如果任意兩個非零位均不相鄰,即為標準有符號數(shù)字量(CSD)。 可以證明CSD表示對給定數(shù)是唯一的并且是最少非零位
9、的。CSD表示相對于標準二進制表示的改進在于引入了負的符號位,從而降低了非零位個數(shù),大大降低了邏輯資源的占用(大約平均降低33的邏輯資源)。 當用硬件實現(xiàn)時,常常限制系數(shù)位數(shù),即每個系數(shù)與N個正(負)2的冪次之和近似。標準二進制數(shù)在整數(shù)軸上是緊密和均勻分布的,而CSD碼是非均勻分布的,其對實系數(shù)的量化誤差比標準二進制大,雖然增加N可以減小量化誤差,但是會增大邏輯資源的消耗;而且CSD表示無法應(yīng)用流水線結(jié)構(gòu),從而降低處理速度。 還可采用優(yōu)化的方法將系數(shù)先拆分成幾個因子,再實現(xiàn)具體因子。這就是最優(yōu)化的代碼。例如對系數(shù)93,93=10111012=1100101CSD。用最優(yōu)化法,系數(shù)93可以表示成
10、93=3·31,每個因子需要一個加法器,如圖4所示。 從圖中可以看出,CSD碼需要三個加法器,而最優(yōu)法只需要兩個加法器;CSD碼的重要缺陷在于每一級加法都需要初節(jié)點參與,而最優(yōu)表示僅依賴上一級加法的結(jié)果,因此也就更適合流水線處理。Dempster等人提出了需要1到4個加法器的所有可能配置表。利用這張表,就可以合成成本在0與4個加法器之間的所有8位二進制整數(shù)。 本文首先給出了一種巧妙利用FPGA的查找表,將乘法轉(zhuǎn)化為查找表運算的DA算法,并用ALTERA的FLEXlOK器件分別實現(xiàn)了一個8位16階的串行與并行FIR濾波器,系統(tǒng)頻率分別達到63MHz與101MHz,采樣速度分別達到7MS
11、PS與101MSPS。而DSP實現(xiàn)的FIR濾波器只能達到5MSPS,明顯低于FPGA。用傳統(tǒng)的位串行方法實現(xiàn)的一個8階8位FIR濾波器,也只能達到5MSPS,明顯低于串行式DA方法;接著,針對系數(shù)的二進制表示非零位不是最少(即實現(xiàn)系數(shù)乘法的加法器不是最少)的問題,介紹了整數(shù)的CSD表示以及最優(yōu)表示,它們可以用較小的代價和與加法器級數(shù)無關(guān)的處理速度實現(xiàn)整數(shù)乘法運算,能比DA方法用更少的邏輯資源實現(xiàn)FIR濾波器。這些算法都不同于傳統(tǒng)的設(shè)計觀念,為基于FPGA的DSP設(shè)計提出了新的思路,必將在高速FIR濾波器設(shè)計、高速FFT設(shè)計中得到廣泛的應(yīng)用。隨著FPCA集成規(guī)模的不斷提高,許多復(fù)雜的數(shù)學(xué)運算已經(jīng)
12、可以用FPCA來實現(xiàn),利用單片F(xiàn)PGA實現(xiàn)系統(tǒng)的設(shè)想即將變?yōu)楝F(xiàn)實基于FDAtool及FPGA的FIR濾波器設(shè)計首先fdatool是Matlab自帶的一個數(shù)字濾波器的設(shè)計分析軟件,里面提供了豐富的參數(shù)供調(diào)整(具體的參閱Matlab的教材),大大降低了數(shù)字濾波器的設(shè)計難度,同時又可以設(shè)計出高質(zhì)量的濾波器。fdatool雖然不是最好的濾波器設(shè)計軟件,但是在Matlab響亮的名號下,得到了廣泛的使用。FIR Megacore是Altera針對其主流FPGA推出的一款商業(yè)化的數(shù)字濾波器設(shè)計軟件,可以直接生成HDL代碼(可綜合的,但是加密了),同時其結(jié)構(gòu)針對Altera自己的FPGA做了各種各樣的優(yōu)化。盡
13、管fdatool也可以生成可綜合的HDL代碼,但是沒有針對FPGA的M4K、DSP Block做出相應(yīng)的優(yōu)化,所以性能和FIR Megacore生成的FIR濾波器有相當?shù)牟罹?。然而,F(xiàn)IR Megacore的濾波器設(shè)計工具相當?shù)暮唵?,只提供了窗函?shù)法,用戶只能定義有限的幾個參數(shù)。而其他的設(shè)計方法,比如矩形系數(shù)更好的等紋波法則只能在fdatool里面找到。 所幸的是,F(xiàn)IR Megacore提供了濾波器的Coefficients導(dǎo)入的選項,可以使用第三方工具生成的Coefficients。這使得我們能夠用FIR Megacore來實現(xiàn)fdatool生成的濾波器。簡要流程如下:Step-1:在Ma
14、tlab的命令行上輸入:fdatool,啟動Filter Design & Analyze Tool;Step-2:Filter Design & Analyze Tool(fdatool)的主界面;Step-3:基于等紋波法設(shè)計一個FIR濾波器; Step-4:這個濾波器的幅頻特性;Step-5:在fdatool主界面的File菜單中選取Export. 可以對系數(shù)先進行參數(shù)化,點擊右下方的set quantization parameter按鈕,設(shè)置參數(shù)化位數(shù)(可以通過Analysis->Filter coefficient查看系數(shù),此時系數(shù)仍為小數(shù)),小數(shù)需要歸一化為整數(shù),可以再輸入Xilinx和Altera的IP中,歸一化即將生成的小數(shù)系數(shù)乘以28(歸一化為8位系數(shù),第九位可以是符號位)。Step-6:在Export的對話框中,Export To選擇Coefficient File(ASCII),F(xiàn)ormat選擇Decimal;Step-7:修改導(dǎo)出的fcf文件,把那些廢話刪掉(非常重要); Step-8:調(diào)用Altera FIR Megacore的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 網(wǎng)絡(luò)資源利用的營養(yǎng)師考試試題及答案
- 西醫(yī)綜合統(tǒng)考題庫及答案
- 物理動畫高考題及答案
- 吉林省長春七十二中學(xué)2024年中考五模數(shù)學(xué)試題含解析
- 舞蹈指導(dǎo)面試試題及答案
- 福建商學(xué)院《固體廢棄物處理與處置》2023-2024學(xué)年第二學(xué)期期末試卷
- 南開大學(xué)濱海學(xué)院《漢字書寫學(xué)》2023-2024學(xué)年第一學(xué)期期末試卷
- 塔城市2024-2025學(xué)年小升初必考題數(shù)學(xué)檢測卷含解析
- 廣西壯族柳州市柳北區(qū)2025屆六年級下學(xué)期小升初數(shù)學(xué)試卷含解析
- 四川省廣元市元壩區(qū)2025屆數(shù)學(xué)四下期末經(jīng)典試題含解析
- 2025年上半年無錫宜興市人民檢察院聘用合同制檢察書記員招考易考易錯模擬試題(共500題)試卷后附參考答案
- 2025年常州機電職業(yè)技術(shù)學(xué)院單招職業(yè)適應(yīng)性考試題庫及答案1套
- 肺動脈栓塞溶栓治療個體化方案探討-深度研究
- 2025年中考英語熱點話題預(yù)測-哪吒(含答案)
- 5.2《稻》課時練-【中職專用】高二語文同步(高教版2023拓展模塊下冊)
- 【2025新教材】教科版一年級科學(xué)下冊全冊教案【含反思】
- 2025年河南農(nóng)業(yè)職業(yè)學(xué)院單招職業(yè)技能測試題庫及參考答案
- 2025年個體古董借款質(zhì)押合同示范本
- 交管12123駕駛證減分學(xué)法題庫(部分)(圖文版)
- 油氣藏產(chǎn)能預(yù)測模型-深度研究
- 律師執(zhí)業(yè)風(fēng)險防范研究-深度研究
評論
0/150
提交評論