開(kāi)關(guān)電源六級(jí)能效詳解

1、開(kāi)關(guān)電源高級(jí)能效詳解近一兩年內(nèi)，基本做電源產(chǎn)品都為了更新六級(jí)能效而忙碌，新規(guī)要求倒逼產(chǎn)品升級(jí)換代，是好事，也是挑戰(zhàn)。 關(guān)于六級(jí)能效，兩個(gè)要求：一，待機(jī)功耗二，平均效率 針對(duì)這兩點(diǎn)，除了擁有一顆新穎的IC，還有那些細(xì)工需要注意的，扒一扒。 首先，先了解下標(biāo)準(zhǔn)要求： 美國(guó)能效要求 一、待機(jī)功耗 以美國(guó)能效要求為例，要求49W以下空載功耗為0.1W，大于49W空載功耗為0.21W；歐盟49W以下為75mW，大于49W為150mW。在設(shè)計(jì)電源時(shí)，相對(duì)于75mW的空載功耗，必須要精打細(xì)算到每個(gè)細(xì)節(jié)上。 以下幾點(diǎn)為顯在的固定消耗點(diǎn)： 1，Vcc啟動(dòng)回路 2，X電容放電回路 3，IC Vcc供電回路 4，電

2、壓（電流）檢測(cè)環(huán)路 5，假負(fù)載首先，新出的IC大多具有HV啟動(dòng)關(guān)斷功能，啟動(dòng)后關(guān)閉啟動(dòng)電阻回路，避免此回路損耗。當(dāng)然，這屬于IC原有功能，不在本貼的主旨中，這里一帶過(guò)，同時(shí)后面的一些延伸也會(huì)用到此引腳，順帶一說(shuō)。如下： 當(dāng)沒(méi)有HV啟動(dòng)功能的芯片時(shí)，Vcc只能盡量大啟動(dòng)電阻，大的啟動(dòng)電阻又需要較快的啟動(dòng)時(shí)間時(shí)，可以這樣做,Vcc兩級(jí)DC接法,C16用于啟動(dòng)儲(chǔ)能，C14用于輔助供電儲(chǔ)能,使啟動(dòng)時(shí)較大R的情況下C能更快充到IC啟動(dòng)閾值： X電容放電 IEC60950要求1S內(nèi)電壓下降到37% IEC60065要求2S內(nèi)電壓下降到35V以下 例， 按第1條，X電容放電時(shí)間常數(shù)RC需小于1， 設(shè)X電容為

3、0.33uF,Rx*Cx<1,那么Rx<3M，由于電容量存在20%誤差，那么此電阻選值留足裕量，那應(yīng)在Rx*0.7內(nèi)，約2M。 電阻損耗， PR=U2/R，設(shè)ACmax=264V PR=2642/2M PR=34.8mW CoC要求49W以下75mW待機(jī)或DoE要求49W以下100mW待機(jī)，不管那個(gè)標(biāo)準(zhǔn)，這部份的損耗都顯得巨大。怎么辦，使用更小的X電容（當(dāng)0.1uF以下，可以不使用放電電阻），或想辦法讓這個(gè)R更靈活一點(diǎn)，如下：1，在斷電后，利用IC的HV腳對(duì)Cx進(jìn)行放電2，沒(méi)有HV啟動(dòng)腳，將啟動(dòng)電阻接到X電容放電電阻中點(diǎn)，斷電后，利用IC的Vcc腳幫助放電，可減小X電容兩端電阻的放

4、電功率： 3，把EMC元件后移動(dòng)，AC端不放X電容： Vcc供電 盡量小的Vcc限流電阻，減小損耗。一般擁有較寬的Vcc的芯片，只要Vcc電壓在要求范圍內(nèi)，供電可不用限流電阻，較小的電壓標(biāo)測(cè)環(huán)流，如圖流經(jīng)R11、R16的靜態(tài)電流。圖中兩電阻75K+7.5K，回路靜態(tài)電流約U/R=0.3mA, I2R約7.5mW。如設(shè)為47K+4.7K，則U/R=0.49mA, I2R約12.5mW。所以在環(huán)路允許的情況下，建議選取較大值。 假負(fù)載 一般為了穩(wěn)定環(huán)路在輸出預(yù)加一定的假負(fù)載，在目前6級(jí)能效來(lái)說(shuō)，幾乎不能接受，假設(shè)一個(gè)5V1A的電源預(yù)加1KR電阻假負(fù)載，實(shí)際消耗P=U2/R，實(shí)際上消耗25mW的功耗

5、，已占COC待機(jī)要求的1/3。 所以要穩(wěn)定，設(shè)整合適的環(huán)路才是正道。待機(jī)小結(jié)：1，從功耗上來(lái)說(shuō)，極大一部份來(lái)自于高壓?jiǎn)?dòng)回路，可以從芯片功能選擇，啟動(dòng)取電的設(shè)計(jì)，儲(chǔ)能與Vcc的區(qū)分來(lái)實(shí)現(xiàn)較低的消耗。2，線路中所有元件均存在消耗，所以，對(duì)各部份具體核算功耗，再盡可能降低。3，選用具有突發(fā)模式的IC，待機(jī)處于突發(fā)模式，損耗降低明顯。二、效率涉及效率，幾乎包含了電源的整個(gè)系統(tǒng)設(shè)計(jì)，從整流到變壓器轉(zhuǎn)換，再到整流DC輸出所有有電流過(guò)的地方都涉及損耗，包括EMI的抑制。要提升效率就是提升整個(gè)系統(tǒng)設(shè)計(jì)的合理性和平衡。不再大范圍講解，主要講述一些重點(diǎn)和我們?nèi)菀缀雎缘囊恍┘?xì)節(jié)。橋堆橋堆的損耗是否有注意到，如下同

6、是KBL06，有不同的Vf： 下面為ST品牌，同參數(shù)下Vf要低0.1V Pdiode=Vf*Iavg input curretn 常被忽略的參數(shù)，其實(shí)一直在侵食我們的效率。輸出整流二極管 輸出整流D5選用更低Vf的二極管，CCM下需要更快的Trr，如肖特基。 Vf直接影響損耗及發(fā)熱 較低的Vf會(huì)有小的Pd=Vf*Iout 如下，同品牌在同等條件下參數(shù)對(duì)比： MBRB20100CT Vf：0.95V MBR20H100CT Vf：0.88V 損耗差Pd=（0.95-0.88）*Iout 當(dāng)然實(shí)際使用電流下的Vf并不一定為上面標(biāo)稱(chēng)值，但兩者的差別對(duì)比，在設(shè)計(jì)效率上應(yīng)盡量用更低Vf整流二極管。變壓器

7、對(duì)變壓器的幾點(diǎn)要求：1，盡量低的漏感，可降低損耗,設(shè)漏感為L(zhǎng)kpPlk=(1/2*Lkp*Ipk2)*F在確定的F情況下，較低的Ipk和Lkp可得到較低的漏感損耗改善方法：增加耦合面，用三明治或五明治繞線副邊較粗的線從Bobbin兩端出線，不要橫跨線包到Pin腳，減少后面繞組的間隙，降低漏感2，銅損、鐵損平衡兩方損耗，監(jiān)測(cè)兩方面的溫升，調(diào)整線匝及氣隙，使溫升平均盡量繞滿繞線窗，最大利用變壓器功率密度合理的EMI一般60W及以下產(chǎn)品設(shè)計(jì)合理的情況下，初級(jí)一個(gè)大感量共模，次級(jí)一個(gè)小共?？蓾M足一般IT類(lèi)同等的EMI要求從效率和EMI考慮上，變壓器線包內(nèi)屏蔽建議用2個(gè)銅箔分隔三明治中的初次級(jí)，如再增加屏蔽效用不高合理處理MOS及二極管上的高頻噪聲，一般串磁珠是較高效低成本的應(yīng)用初級(jí)大電解并瓷片電容，對(duì)噪聲有很好濾除作用PCB Layout 于效率上的影響，PCB上大的環(huán)路線路要短，線寬，盡量小的環(huán)流面積。特別次級(jí)DC側(cè)，電流要比初級(jí)大得多，線寬要控制好。35um 2mm寬1A電流走線(露銅上錫寬度減半)，達(dá)不到的地方用露銅上錫加粗或在板面上加跳線增大電流。針對(duì)