EDA實驗第二章

1、第2章 大規(guī)?？删幊踢壿嬈骷?章 大規(guī)模可編程邏輯器件2.1 可編程邏輯器件概述可編程邏輯器件概述 2.2 Lattice公司的公司的CPLD和和FPGA器件器件 2.3 Altera公司的公司的CPLD和和FPGA器件器件 2.4 Xilinx公司的公司的CPLD和和FPGA器件器件 2.5 CPLD和和FPGA的編程與配置的編程與配置 2.6 FPGA和和CPLD的開發(fā)應(yīng)用選擇的開發(fā)應(yīng)用選擇 第2章 大規(guī)?？删幊踢壿嬈骷?.1 可編程邏輯器件概述可編程邏輯器件概述2.1.1 PLD的發(fā)展進(jìn)程的發(fā)展進(jìn)程最早的可編程邏輯器件出現(xiàn)在20世紀(jì)70年代初，主要是可編程只讀存儲器(PROM)和可編程

2、邏輯陣列(PLA)。20世紀(jì)70年代末出現(xiàn)了可編程陣列邏輯(Programmable Array Logic，簡稱PAL)器件。20世紀(jì)80年代初期，美國Lattice公司推出了一種新型的PLD器件，稱為通用陣列邏輯(Generic Array Logic，簡稱GAL)，一般認(rèn)為它是第二代PLD器件。隨著技術(shù)進(jìn)步，生產(chǎn)工藝不斷改進(jìn)，器件規(guī)模不斷擴(kuò)大，邏輯功能不斷增強(qiáng)，各種可編程邏輯器件如雨后春筍般涌現(xiàn)，如PROM、EPROM、EEPROM等。 第2章 大規(guī)?？删幊踢壿嬈骷?隨著半導(dǎo)體工藝不斷完善，用戶對器件集成度要求不斷提高，1985年，美國Altera公司在EPROM和GAL器件的基礎(chǔ)上，首

3、先推出了可擦除可編程邏輯器件EPLD(Erasable PLD)，其基本結(jié)構(gòu)與PAL/GAL器件相仿，但其集成度要比GAL器件高得多。而后Altera、Atmel、Xilinx等公司不斷推出新的EPLD產(chǎn)品，它們的工藝不盡相同，結(jié)構(gòu)不斷改進(jìn)，形成了一個龐大的群體。但是從廣義來講，可擦除可編程邏輯器件(EPLD)可以包括GAL、EEPROM、FPGA、ispLSI或ispEPLD等器件。 第2章 大規(guī)模可編程邏輯器件最初，一般把器件的可用門數(shù)超過500門的PLD稱為EPLD。后來，器件的密度越來越大，許多公司把原來稱為EPLD的產(chǎn)品都稱為復(fù)雜可編程邏輯器件CPLD(Complex Program

4、mable Logic Devices)?，F(xiàn)在，一般把所有超過某一集成度的PLD器件都稱為CPLD。當(dāng)前CPLD的規(guī)模已從取代PAL和GAL的500門以下的芯片系列，發(fā)展到5000門以上，現(xiàn)已有上百萬門的CPLD芯片系列。隨著工藝水平的提高，在增加器件容量的同時，為提高芯片的利用率和工作頻率，CPLD從內(nèi)部結(jié)構(gòu)上作了許多改進(jìn)，出現(xiàn)了多種不同的形式，功能更加齊全，應(yīng)用不斷擴(kuò)展。在EPROM基礎(chǔ)上出現(xiàn)的高密度可編程邏輯器件稱為EPLD或CPLD。 第2章 大規(guī)?？删幊踢壿嬈骷?在系統(tǒng)可編程的概念，首先由美國的Lattice公司提出，而且，該公司已將其獨特的ISP技術(shù)應(yīng)用到高密度可編程邏輯器件中，形

5、成了ispLSI(in system programmable Large Scale Integration，在系統(tǒng)可編程大規(guī)模集成)和pLSI(可編程大規(guī)模集成)邏輯器件系列。ispLSI在功能和參數(shù)方面都與相對應(yīng)的pLSI器件相兼容，只是增加了5 V在系統(tǒng)可編程與反復(fù)可編程能力。ispLSI和pLSI產(chǎn)品既有低密度PLD使用方便、性能可靠等特點，又有FPGA器件的高密度和靈活性，具有確定可預(yù)知的延時、優(yōu)化的通用邏輯單元、高效的全局布線區(qū)、靈活的時鐘機(jī)制、標(biāo)準(zhǔn)的邊界掃描功能、先進(jìn)的制造工藝等優(yōu)勢，其系統(tǒng)速度可達(dá)154 MHz，邏輯集成度可達(dá)100014 000門，是一種比較先進(jìn)的可編程專用

6、集成電路。第2章 大規(guī)?？删幊踢壿嬈骷?.1.2 PLD的分類方法的分類方法 1從結(jié)構(gòu)的復(fù)雜度分類從結(jié)構(gòu)的復(fù)雜度分類從結(jié)構(gòu)的復(fù)雜度上一般可將PLD分為簡單PLD和復(fù)雜PLD(CPLD)，或分為低密度PLD和高密度PLD(HDPLD)。通常，當(dāng)PLD中的等效門數(shù)超過500門時，則認(rèn)為它是高密度PLD。傳統(tǒng)的PAL和GAL是典型的低密度PLD，其余(如EPLD、FPGA和pLSI/ispLSI等)則稱為HDPLD或CPLD。 第2章 大規(guī)模可編程邏輯器件2從互連結(jié)構(gòu)上分類從互連結(jié)構(gòu)上分類從互連結(jié)構(gòu)上可將PLD分為確定型和統(tǒng)計型兩類。確定型PLD提供的互連結(jié)構(gòu)每次用相同的互連線實現(xiàn)布線，所以，這類P

7、LD的定時特性常?？梢詮臄?shù)據(jù)手冊上查閱而事先確定。這類PLD是由PROM 結(jié)構(gòu)演變而來的，目前除了FPGA器件外，基本上都屬于這一類結(jié)構(gòu)。統(tǒng)計型結(jié)構(gòu)是指設(shè)計系統(tǒng)每次執(zhí)行相同的功能，卻能給出不同的布線模式，一般無法確切地預(yù)知線路的延時。所以，設(shè)計系統(tǒng)必須允許設(shè)計者提出約束條件，如關(guān)鍵路徑的延時和關(guān)聯(lián)信號的延時差等。這類器件的典型代表是FPGA系列。 第2章 大規(guī)模可編程邏輯器件3從可編程特性上分類從可編程特性上分類從可編程特性上可將PLD分為一次可編程和重復(fù)可編程兩類。一次可編程的典型產(chǎn)品是PROM、PAL和熔絲型FPGA，其他大多是重復(fù)可編程的。其中，用紫外線擦除的產(chǎn)品的編程次數(shù)一般在幾十次的

8、量級，采用電擦除方式的產(chǎn)品的編程次數(shù)稍多些，采用E2CMOS工藝的產(chǎn)品，擦寫次數(shù)可達(dá)上千次，而采用SRAM(靜態(tài)隨機(jī)存取存儲器)結(jié)構(gòu)產(chǎn)品，則被認(rèn)為可實現(xiàn)無限次的編程。 第2章 大規(guī)?？删幊踢壿嬈骷?從可編程元件上分類從可編程元件上分類最早的PLD器件(如PAL)大多采用的是TTL工藝，但后來的PLD器件(如GAL、EPLD、FPGA及pLSI/ISP器件)都采用MOS工藝(如NMOS、CMOS、E2CMOS等)。目前，一般有五種編程元件： 熔絲型開關(guān)(一次可編程，要求大電流)； 可編程低阻電路元件(多次可編程，要求中電壓)； EPROM的編程元件(需要有石英窗口，紫外線擦除)； EEPROM的

9、編程元件； 基于SRAM的編程元件。 第2章 大規(guī)?？删幊踢壿嬈骷?.1.3 常用常用CPLD 和和FPGA標(biāo)識的含義標(biāo)識的含義1CPLD和和FPGA標(biāo)識概說標(biāo)識概說CPLD/ FPGA 產(chǎn)品上的標(biāo)識大概可分為以下幾類：(1) 用于說明生產(chǎn)廠家的。如Lattice、Altera、Xilinx是其公司名稱。(2) 注冊商標(biāo)。如MAX是為Altera公司其CPLD產(chǎn)品MAX系列注冊的商標(biāo)。(3) 產(chǎn)品型號。如EPM7128SLC84-15，是Altera公司的一種CPLD(EPLD)的型號，是需要重點掌握的。(4) 產(chǎn)品序列號。用于說明產(chǎn)品生產(chǎn)過程中的編號，是產(chǎn)品身份的標(biāo)志，相當(dāng)于人的身份證。(5

10、) 產(chǎn)地與其他說明。由于跨國公司跨國經(jīng)營，世界日益全球化，有些產(chǎn)品還有產(chǎn)地說明，如：Made in China(中國制造)。 第2章 大規(guī)?？删幊踢壿嬈骷?2CPLD/FPGA產(chǎn)品型號標(biāo)識組成產(chǎn)品型號標(biāo)識組成CPLD/FPGA產(chǎn)品型號標(biāo)識通常由以下幾部分組成：(1) 產(chǎn)品系列代碼。如Altera公司的FLEX器件系列代碼為EPF。(2) 品種代碼。如Altera公司的FLEX10K，10K即是其品種代碼。(3) 特征代碼。也即集成度，CPLD產(chǎn)品一般以邏輯宏單元數(shù)描述，而FPGA一般以有效邏輯門來描述。如Altera公司的EPF10K10中后一個10，代表典型產(chǎn)品集成度是10k。要注意有效門與

11、可用門不同。 第2章 大規(guī)模可編程邏輯器件(4) 封裝代碼。如Altera公司的EPM7128SLC84中的LC，表示采用PLCC封裝(Plastic Leaded Chip Carrier，塑料方形扁平封裝)。PLD封裝除PLCC外，還有BGA(Ball Grid Array，球形網(wǎng)狀陣列)、C/JLCC(Ceramic /J-Leaded Chip Carrier,)、C/M/P/TQFP(Ceramic/Metal/Plastic/Thin Quard Flat Package)、PDIP/DIP(Plastic Double In line Package)、PGA(Ceramic P

12、in Grid Array)等，多以其縮寫來描述，但要注意各公司稍有差別，如PLCC，Altera公司用LC描述，Xilinx公司用PC描述，Lattice公司用J來描述。 第2章 大規(guī)?？删幊踢壿嬈骷?5) 參數(shù)說明。如Altera公司的EPM7128SLC84中的LC84-15，84代表有84個引腳，15代表速度等級為15ns(注意該等級的含義各公司有所不同)。也有的產(chǎn)品直接用系統(tǒng)頻率來表示速度，如ispLSI1016-60，60代表最大頻率60MHz。(6) 改進(jìn)型描述。一般產(chǎn)品設(shè)計都在后續(xù)進(jìn)行改進(jìn)設(shè)計，改進(jìn)設(shè)計型號一般在原型號后用字母表示，如A、B、C等按先后順序編號，有些不按A、B、

13、C先后順序編號，則有特定的含義，如D表示低成本型(Down)，E表示增強(qiáng)型(Ehanced)，L表示低功耗型(Low)，H表示高引腳型(High)，X表示擴(kuò)展型(eXtended)等。 第2章 大規(guī)?？删幊踢壿嬈骷?7) 適用的環(huán)境等級描述。一般在型號最后以字母描述，C(Commercial)表示商用級(085)，I(Industrial)表示工業(yè)級(-40100)，M(Material)表示軍工級(-55125)。(8) 附加后綴。如ES：Engineering sample；N: Lead-free devices。 第2章 大規(guī)模可編程邏輯器件3幾種典型產(chǎn)品型號幾種典型產(chǎn)品型號1) La

14、ttice公司CPLD和FPGA系列器件Lattice公司的CPLD產(chǎn)品以其發(fā)明的isp開頭，系列有ispLSI、ispMACH、ispPAC及新開發(fā)的ispXPGA、ispXPLD等。其中，ispPAC為模擬可編程器件，除ispLSI、ispMACH4A系列外，型號編排時CPLD產(chǎn)品以LC開頭；FPGA產(chǎn)品以LF開頭(MachXO系列除外)；SC系列以LFSC開頭；EC系列以EC開頭。典型產(chǎn)品型號含義如下： ispLSI1016-60：ispLSI1000系列CPLD，通用邏輯塊GLB數(shù)(只1000系列以此為特征)為16個，工作頻率最大為60MHz。 第2章 大規(guī)?？删幊踢壿嬈骷spLSI

15、1032E-125 LJ：ispLSI1000E系列CPLD，通用邏輯塊GLB數(shù)為32個(相當(dāng)邏輯宏單元數(shù)128)，工作頻率最大為125MHz，PLCC84封裝，低電壓型商用產(chǎn)品。M4A5-256/128-7YC：5V ispMACH4A系列CPLD，邏輯宏單元數(shù)為256個，引腳間延遲為7.5ns，PQFP208封裝，適用溫度范圍為商用級(070)。LC4032ZE-4TN100C：ispMACH4000ZE系列CPLD，邏輯宏單元數(shù)為32個，引腳間延遲為4.4 ns，無鉛TQFP100封裝，適用溫度范圍為商用級(085)。LC5256MC-4F256C：ispXPLD 5000MC系列CPL

16、D，邏輯宏單元數(shù)為256個，存儲器型，1.8V供電電壓，引腳間延遲為4.0ns，fpBGA256封裝，適用溫度范圍為商用級(085)。第2章 大規(guī)?？删幊踢壿嬈骷﨤CMXO640E-4FT256CES：MachXO系列FPGA，640個查找表，1.2V供電電壓，速度等級為4級，fpBGA256封裝，適用溫度范圍為商用級(085)，工程樣品。LFSC3GA25E-6F900C：SC系列FPGA，SERDES速度為3.8G，25k個查找表，1.2V供電電壓，速度等級為6級，fpBGA900封裝, 適用溫度范圍為商用級(085)。LFX1200EC-03F900I：ispXPGA1200E系列FPG

17、A，典型邏輯規(guī)模是1.25M系統(tǒng)門，1.8V，速度等級為3級(注意Lattice公司的速度等級數(shù)越小，速度越慢)，fpBGA900封裝，適用溫度范圍為工業(yè)級(-40100)。 第2章 大規(guī)?？删幊踢壿嬈骷﨤FXP10E-4F256C：XP系列FPGA，10k個查找表，1.2V供電電壓，速度等級為4級，fpBGA256封裝，適用溫度范圍為商用級(085)。LFEC20E-4F484C: EC系列FPGA，20k個查找表，1.2V供電電壓，速度等級為4級，fpBGA484封裝，適用溫度范圍為商用級(085)。LFE2-50E-7F672C: ECP2系列FPGA，50k個查找表，1.2V供電電壓，

18、速度等級為7級，fpBGA672封裝，適用溫度范圍為商用級(085)。第2章 大規(guī)?？删幊踢壿嬈骷?) Altera公司的FPGA和CPLD系列器件Altera公司的產(chǎn)品一般以EP開頭，代表可重復(fù)編程。(1) Altera公司的MAX系列CPLD產(chǎn)品和MAX系列FPGA產(chǎn)品的系列代碼為EPM。典型產(chǎn)品型號含義如下：EPM7128SLC84-15：MAX7000S系列CPLD，邏輯宏單元數(shù)為128個，采用PLCC封裝，84個引腳，引腳間延時為15ns。EPM240GT100C3ES：MAX系列FPGA產(chǎn)品，邏輯單元數(shù)為240個，TQFP封裝，100個引腳，速度等級為3級，適用溫度范圍為商用級(0

19、85)，ES表示是工程樣品(Engineering sample)。 第2章 大規(guī)?？删幊踢壿嬈骷?2) Altera公司的FPGA產(chǎn)品系列代碼為EP或EPF。典型產(chǎn)品型號含義如下：EPF10K10：FLEX10K系列FPGA，典型邏輯規(guī)模是10k個有效邏輯門。EPF10K30E：FLEX10KE系列FPGA，邏輯規(guī)模是EPF10K10的3倍。EPF20K200E：APEX20KE系列FPGA，邏輯規(guī)模是EPF10K10的20倍。EP1K30：ACEX1K系列FPGA，邏輯規(guī)模是EPF10K10的3倍。EP1S30：STRATIX系列FPGA，邏輯規(guī)模是EPF10K10的3倍。 第2章 大規(guī)模

20、可編程邏輯器件EP3C25F324C7N：CYCLONE 系列FPGA，邏輯單元數(shù)為25k個，F(xiàn)BGA封裝，324個引腳，速度等級為7級，適用溫度范圍為商用級(085)，無鉛(Lead-free devices)。EP4SGX230KF40C2ES：Stratix GX系列FPGA，邏輯單元數(shù)為230k個，帶36個收發(fā)器，F(xiàn)BGA封裝，1517個引腳，速度等級為2級，適用溫度范圍為商用級(085)，工程樣品。EP1AGX20CF484C6N：Arria GX系列FPGA，邏輯單元數(shù)為20k個，帶4個收發(fā)器，F(xiàn)BGA封裝，484個引腳，速度等級為6級，適用溫度范圍為商用級(085)，無鉛。 第2

21、章 大規(guī)?？删幊踢壿嬈骷?3) Altera公司的FPGA配置器件系列代碼為EPC。典型產(chǎn)品型號含義如下：EPC1：1型FPGA配置器件。 第2章 大規(guī)模可編程邏輯器件3) Xilinx公司的CPLD和FPGA系列器件Xilinx公司的產(chǎn)品一般以XC開頭，代表Xilinx公司的產(chǎn)品。典型產(chǎn)品型號含義如下：XC95108-7 PQ 160C：XC9500系列CPLD，邏輯宏單元數(shù)為108個，引腳間延時為7ns，采用PQFP封裝，160個引腳，商用。XC2064：XC2000系列FPGA，可配置邏輯塊(Configurable Logic Block，CLB)為64個(只此型號以CLB為特征)。

22、第2章 大規(guī)?？删幊踢壿嬈骷C2018：XC2000系列FPGA，典型邏輯規(guī)模是有效門1800個。XC4002A：XC4000A系列FPGA，典型邏輯規(guī)模是2k個有效門。XCS10：Spartan系列FPGA，典型邏輯規(guī)模是10k個。XCS30：Spartan系列FPGA，典型邏輯規(guī)模是XCS10的3倍。XC3S50A-4FT256C：Spartan 3A系列FPGA，典型邏輯規(guī)模是XCS10的5倍，速度等級為4級，采用FTBGA256腳封裝，適用溫度范圍為商用級(085)。XC6VLX240T-1FFG1156C：Virtex-6 LX系列FPGA，典型邏輯規(guī)模是240k個，速度等級為1級

23、，采用1156腳封裝，適用溫度范圍為商用級(085)。 第2章 大規(guī)模可編程邏輯器件 2.2 Lattice公司的公司的CPLD和和FPGA器件器件2.2.1 Lattice公司的公司的CPLD和和FPGA概述概述1CLPD器件概述器件概述Lattice公司始建于1983年，是最早推出PLD的公司之一，GAL器件是其成功推出并得到廣泛應(yīng)用的PLD產(chǎn)品。20世紀(jì)80年代末，Lattice公司提出了ISP(在系統(tǒng)可編程)的概念，并首次推出了CPLD器件，其后，將ISP與其擁有的先進(jìn)的EECMOS技術(shù)相結(jié)合，推出了一系列具有ISP功能的CPLD器件，使CPLD器件的應(yīng)用領(lǐng)域又有了巨大的擴(kuò)展。所謂IS

24、P技術(shù)，就是不用從系統(tǒng)上取下PLD芯片，就可進(jìn)行編程的技術(shù)。ISP技術(shù)大大縮短了新產(chǎn)品研制周期，降低了開發(fā)風(fēng)險和成本，因而推出后得到了廣泛的應(yīng)用，幾乎成了CPLD的標(biāo)準(zhǔn)。Lattice公司的CPLD器件主要有ispLSI系列、ispMACH系列、ispXPLD系列，現(xiàn)在主流產(chǎn)品是ispMACH系列和ispXPLD系列。 第2章 大規(guī)模可編程邏輯器件1) ispLSI系列系列CPLDispLSI系列是Lattice公司于20世紀(jì)90年代以來推出的，有ispLSI1000系列、ispLSI2000系列、ispLSI3000系列、ispLSI4000系列、ispLSI5000系列和ispLSI800

25、0系列六個系列，分別適用于不同場合，前三個系列是基本型，后三個系列是1996年后推出的。ispLSI系列集成度從1000門至60000門，引腳到引腳之間(Pin To Pin)延時最小為3ns，工作速度可達(dá)300MHz，支持ISP和JTAG邊界掃描測試功能，原來廣泛應(yīng)用于通信設(shè)備、計算機(jī)、DSP系統(tǒng)和儀器儀表中，但現(xiàn)在已逐漸退出歷史舞臺，被ispMACH系列和ispXPLD系列替代。該系列CPLD的主要參數(shù)見表2.1。 第2章 大規(guī)模可編程邏輯器件表 2.1 ispLSI 系列 CPLD 的主要參數(shù) 系 列 代表產(chǎn)品 可用門數(shù) 宏單元數(shù) 邏輯單元 (FF) 速度等級/ns 最大用戶 I/O 數(shù)

26、 ispLSI1000/E isp148 8 k 192 288 5 108 ispLSI2000/E/V/VE isp2192 8 k 192 192 6 110 ispLSI3000 isp3448 20 k 320 672 12 224 ispLSI5000V isp5512V 24 k 512 384 10 384 ispLSI6000 isp6192 25 k 192 416 15 159 ispLSI8000 isp8840 45 k 840 1152 8.5 312 第2章 大規(guī)模可編程邏輯器件 2) ispMACH系列CPLDispMACH系列包括5V的ispMACH4A5系列

27、和主流的ispMACH4000系列，包括ispLSI4000/4000B/4000C/4000V/4000Z/4000ZE等品種，主要區(qū)別是供電電壓不同，ispMACH4000V、ispMACH4000B和ispMACH4000C器件系列供電電壓分別為3.3V、2.5V和1.8V。Lattice公司還基于ispMACH4000的器件結(jié)構(gòu)開發(fā)出了低靜態(tài)功耗的CPLD系列ispMACH4000Z和超低功耗的CPLD 系列ispMACH4000ZE。該系列CPLD的主要參數(shù)見表2.2和表2.3。 第2章 大規(guī)?？删幊踢壿嬈骷?2.2 ispMACH 4000 V/B/C 系列 CPLD的主要參數(shù)

28、器 件 ispMACH 4032V/B/C ispMACH 4064V/B/C ispMACH 4128V/B/C ispMACH 4256V/B/C ispMACH 4384V/B/C ispMACH 4512V/B/C 宏單元數(shù) 32 64 128 256 384 512 頻率fMAX/MHz 400 350 333 322 322 322 電源電壓/V 3.3/2.5/1.8 3.3/2.5/1.8 3.3/2.5/1.8 3.3/2.5/1.8 3.3/2.5/1.8 3.3/2.5/1.8 最大用戶 I/O 數(shù) 48 100 144 256 256 256 第2章 大規(guī)模可編程邏輯器

29、件表 2.3 ispMACH4000Z 系列 CPLD的主要參數(shù) 器 件 ispMACH 4032ZC ispMACH 4064ZC ispMACH 4128ZC ispMACH 4256ZC 宏單元數(shù) 32 64 128 256 頻率fMAX/MHz 267 250 220 200 電源電壓/V 1.8 1.8 1.8 1.8 最大用戶I/O數(shù) 56 132 132 132 第2章 大規(guī)?？删幊踢壿嬈骷spMACH4000系列產(chǎn)品提供SuperFAST(400MHz，超快)的CPLD解決方案。ispMACH 4000V和ispMACH4000Z均支持車用溫度范圍：-40130C(Tj)。i

30、spMACH 4000 系列支持介于3.3V和1.8V之間的I/O標(biāo)準(zhǔn)，既有業(yè)界領(lǐng)先的速度性能，又能提供最低的動態(tài)功耗。ispMACH4000V/B/C系列器件的宏單元個數(shù)從32512個不等，速度最大達(dá)到400MHz(對應(yīng)引腳至引腳之間的傳輸延遲tPD為2.5ns)。ispMACH 系列提供44256個引腳、具有多種密度I/O組合的TQFP、fpBGA和caBGA封裝。 第2章 大規(guī)?？删幊踢壿嬈骷spMACH4000Z的宏單元數(shù)為32256個，速度最大達(dá)到267MHz(對應(yīng)tPD為3.5ns)，供電電壓為1.8V，可提供很低的動態(tài)功率。1.8V的ispMACH4000Z器件系列適用于從3.

31、3V、2.5V至1.8V的寬泛圍的I/O標(biāo)準(zhǔn)，在使用LVCMOS3.3V接口時，它還可以兼容5V的電壓。該系列有商用、工業(yè)用和車用等不同的溫度范圍。ispMACH4000ZE是ispMACH4000Z器件系列的第二代，非常適用于超低功耗、大批量便攜式的應(yīng)用。在典型情況下，ispMACH4000ZE提供低至10A的待機(jī)電流。 第2章 大規(guī)?？删幊踢壿嬈骷?jīng)過成本優(yōu)化且功能繁多的ispMACH4000ZE器件提供超小的、節(jié)省面積的芯片級球柵陣列(csBGA)封裝、一種能夠?qū)崿F(xiàn)超低系統(tǒng)功耗的新的Power Guard特性以及包含片上用戶振蕩器和定時器的新的系統(tǒng)集成功能。ispMACH4000ZE器件

32、采用1.8V核心電壓并提供高層次的功能和低系統(tǒng)功耗。ispMACH4000ZE系列支持3.3V、2.5V、1.8V和1.5V I/O標(biāo)準(zhǔn)，并且當(dāng)采用LVCMOS 3.3接口時，具有兼容5V的I/O性能。此外，所有輸入和I/O都是5V兼容的。ispMACH4000器件包括3.3V、2.5V和1.8V三個系列。4000C是世界上第一款1.8V在系統(tǒng)可編程CPLD系列。ispMACH4000系列器件集業(yè)界領(lǐng)先的速度性能和最低動態(tài)功耗于一身，其支持的I/O電壓標(biāo)準(zhǔn)為：3.3V、2.5V和1.8V。 第2章 大規(guī)?？删幊踢壿嬈骷?) ispXPLD系列CPLDispXPLDTM5000MX系列代表了La

33、ttice半導(dǎo)體公司全新的XPLD(eXpanded Program- mable Logic Devices)器件系列，包括ispXPLDTM5000MB/5000MC/5000MV等品種。這類器件采用了新的構(gòu)建模塊多功能塊(Multi-Function Block，簡稱MFB)。這些MFB可以根據(jù)用戶的應(yīng)用需要，被分別配置成SuperWIDETM 超寬(136個輸入)邏輯、單口或雙口存儲器、先入先出堆?；駽AM。 第2章 大規(guī)?？删幊踢壿嬈骷spXPLD5000MX器件將PLD出色的靈活性與sysIOTM接口結(jié)合了起來，能夠支持 LVDS、HSTL和SSTL等最先進(jìn)的接口標(biāo)準(zhǔn)以及用戶比較

34、熟悉的LVCMOS標(biāo)準(zhǔn)。 sysCLOCKTM PLL電路簡化了時鐘管理。ispXPLD5000MX器件采用拓展了的在系統(tǒng)編程技術(shù)，也就是ispXP技術(shù)，因而具有非易失性和無限可重構(gòu)性。編程可以通過IEEE 1532業(yè)界標(biāo)準(zhǔn)接口進(jìn)行，配置可以通過Lattice的sysCONFIGTM 微處理器接口進(jìn)行。該系列器件有3.3V、2.5V和1.8 V供電電壓的產(chǎn)品可供選擇(對應(yīng)MV、MB和MC系列)，最多1024個宏單元，最快為300MHz。該系列CPLD的主要參數(shù)見表2.4。 第2章 大規(guī)?？删幊踢壿嬈骷?2.4 ispXPLD5000MX CPLD 的主要參數(shù) 器 件 多功能塊 MFB 宏單元

35、數(shù) 存儲器/Kb 用戶 I/O 數(shù) 鎖相環(huán) PLL 系統(tǒng)門數(shù) LC5256MX 8 256 128 141 2 75 k LC5512MX 16 512 256 253 2 150 k LC5768MX 24 768 384 317 2 225 k LC51024MX 32 1024 512 381 2 300 k 第2章 大規(guī)?？删幊踢壿嬈骷spLSI/MACH器件都采用EECMOS和EEPROM工藝結(jié)構(gòu)，能夠重復(fù)編程萬次以上，內(nèi)部帶有升壓電路，可在5V、3.3V邏輯電平下編程，編程電壓和邏輯電壓可保持一致，給使用帶來很大方便；具有保密功能，可防止非法拷貝；具有短路保護(hù)功能，能夠防止內(nèi)部電

36、路自鎖和SCR自鎖。此器件推出后受到了極大的歡迎，曾經(jīng)代表了CPLD的最高水平，但現(xiàn)在Lattice公司推出了新一代的擴(kuò)展在系統(tǒng)可編程技術(shù)(ispXP)，在新設(shè)計中推薦采用ispMACH系列產(chǎn)品和ispXPLD器件。 第2章 大規(guī)?？删幊踢壿嬈骷?FPGA器件概述器件概述Lattice公司的FPGA器件主要有EC/ECP(含S系列)系列、ECP2/M(含S系列)系列、ECP3系列、SC/M系列、XP/ XP2系列、MachXO系列和ispXPGA系列。其中，ispXPGA系列是最早采用ispXP技術(shù)的FPGA器件，EC/ECP等是經(jīng)濟(jì)型FPGA器件，XP/ XP2系列是將EC/ECP2系列FP

37、GA和低成本的130nm/90nm Flash技術(shù)合成在單個芯片上的非易失性FPGA。SC/M系列是其最高性能FPGA產(chǎn)品，該系列根據(jù)當(dāng)今基于連結(jié)的高速系統(tǒng)的要求而設(shè)計，推出了針對諸如以太網(wǎng)、PCI Express、SPI4.2以及高速存儲控制器等高吞吐量標(biāo)準(zhǔn)的最佳解決方案。第2章 大規(guī)模可編程邏輯器件另外，Lattice公司還推出了集成ASIC宏單元和FPGA門于同一片芯片的產(chǎn)品，將該技術(shù)稱為單片現(xiàn)場可編程系統(tǒng)(FPSC)。與帶有嵌入式 FPGA 門的 ASIC 相比，F(xiàn)PSC 器件具有廣泛的應(yīng)用范圍。嵌入式宏單元擁有工業(yè)標(biāo)準(zhǔn) IP 核，諸如 PCI、高速線接口和高速收發(fā)器。當(dāng)這些宏單元與成

38、千上萬的可編程門結(jié)合起來時，它們可應(yīng)用在各種不同的高級系統(tǒng)設(shè)計中。 第2章 大規(guī)?？删幊踢壿嬈骷?) LatticeECP/EC系列FPGALatticeECP/EC系列FPGA是經(jīng)過優(yōu)化、低成本的主流FPGA產(chǎn)品。為獲得最佳的性能和最低的成本，LatticeECP(ECconomy Plus)FPGA產(chǎn)品結(jié)合了高效的FPGA結(jié)構(gòu)和高速的專用功能模塊。按這種方法實現(xiàn)的第一個系列是LatticeECP-DSP(ECconomy Plus DSP)系列，它提供了片內(nèi)的專用高性能DSP塊。LatticeEC(ECconomy)系列支持除了專用高性能DSP塊以外的LatticeECP器件所具有的所有通

39、用功能，因此它非常適用于低成本的解決方案?；诘统杀镜乃悸?，LatticeECP/EC器件含有所有必需的FPGA單元：基于LUT的邏輯功能、分布式和嵌入式存儲器、PLL、并支持主流的I/O標(biāo)準(zhǔn)。器件的專用DDR存儲器接口支持對成本敏感的工程應(yīng)用。Lattice還提供許多用于LatticeECP/EC系列的預(yù)先設(shè)計的IP(Intellectual Property，知識產(chǎn)權(quán))ispLeverCORE模塊。采用這些IP標(biāo)準(zhǔn)模塊，設(shè)計者可以將精力集中于自己設(shè)計中的特色部分，從而提高工作效率。該系列FPGA的主要參數(shù)見表2.5。 第2章 大規(guī)?？删幊踢壿嬈骷?.5 Lattice ECP/EC系列F

40、PGA的主要參數(shù) 第2章 大規(guī)?？删幊踢壿嬈骷?2) ispXPGA系列FPGAispXPGA系列FPGA器件采用擴(kuò)展在系統(tǒng)可編程技術(shù)(ispXP)，能夠?qū)崿F(xiàn)同時具有非易失性和無限可重構(gòu)性的高性能邏輯設(shè)計。改變了只能在可編程性、可重構(gòu)性和非易失性之間尋求妥協(xié)的情況。無需外部的配置存儲單元，上電后幾微秒內(nèi)自動配置FPGA，可在幾毫秒內(nèi)完成在系統(tǒng)重構(gòu)，可在系統(tǒng)工作狀態(tài)下重新編程器件，通過芯片內(nèi)的E2或CPU進(jìn)行配置，通過對安全位進(jìn)行設(shè)置防止回讀。139k至1.25M的系統(tǒng)門，I/O數(shù)多達(dá)496個，多達(dá)414Kb的內(nèi)嵌存儲單元。ispXPGA FPGA系列有兩種選擇：標(biāo)準(zhǔn)的器件支持用于超高速串行通信

41、的sysHSI功能，而高性能、低成本的FPGA器件“E-系列”則不含sysHSI功能。從而提高工作效率。該系列FPGA的主要參數(shù)見表2.6和表2.7。第2章 大規(guī)?？删幊踢壿嬈骷?.6 Lattice XP 系列FPGA 的主要參數(shù) 器 件 LFXP3 LFXP6 LFXP10 LFXP15 LFXP20 PFU/PFF 行數(shù) 16 24 32 40 44 PFU/PFF 列數(shù) 24 30 38 48 56 PFU/PFF 總數(shù) 384 720 1216 1932 2464 查找表數(shù)/k 3.1 5.8 9.7 15.4 19.7 分布式 RAM/Kb 12 23 39 61 79 EBR

42、SRAM/Kb 54 72 216 324 396 EBR SRAM 塊 6 8 24 36 44 Vcc 電壓/V 1.2/1.8/2.5/3.3 1.2/1.8/2.5/3.3 1.2/1.8/2.5/3.3 1.2/1.8/2.5/3.3 1.2/1.8/2.5/3.3 鎖相環(huán)數(shù) 2 2 4 4 4 最大 I/O 數(shù) 136 188 244 300 340 第2章 大規(guī)模可編程邏輯器件表2.7 ispXPGA 系列FPGA 的主要參數(shù) 器 件 用戶 I/O 數(shù) 寄存器總數(shù) LUT4s EBR 塊 EBR/Kb 系統(tǒng)門數(shù) SysHSI 串行數(shù)據(jù)率/ (Mb/s) LFX125 176 4.

43、3 k 1.9 k 20 92 139 k 4 400800 LFX200 208 6.0 k 2.7 k 24 111 210 k 8 400750 LFX500 336 15.1 k 7.1 k 40 184 476 k 12 400750 LFX1200 496 32.1 k 15.4 k 90 414 1.25 M 20 400700 第2章 大規(guī)?？删幊踢壿嬈骷?3) MachXO系列FPGAMachXO系列非易失性無限重構(gòu)可編程邏輯器件(PLD)是專門為傳統(tǒng)的用CPLD或低密度的FPGA實現(xiàn)的應(yīng)用而設(shè)計的。廣泛采用需要通用I/O擴(kuò)展、接口橋接和電源管理功能的應(yīng)用，通過提供嵌入式存儲

44、器、內(nèi)置的PLL、高性能的LVDS I/O、遠(yuǎn)程現(xiàn)場升級(TransFRTM技術(shù))和一個低功耗的睡眠模式，MachXO可編程邏輯器件擁有提升系統(tǒng)集成度的優(yōu)點，所有這些功能都集成在單片器件之中。該系列FPGA的主要參數(shù)見表2.8。第2章 大規(guī)?？删幊踢壿嬈骷?.8 MACHXO 系列FPGA 的主要參數(shù) 器 件 LCMXO256 LCMXO640 LCMXO1200 LCMXO2280 查找表數(shù) 256 640 1200 2280 分布 RAM/Kb 2.0 6.1 6.4 7.7 EBR SRAM/b 0 0 9216 27648 9 Kb EBR SRAM數(shù) 0 0 1 3 Vcc 電壓/

45、V 1.2/1.8/2.5/3.3 1.2/1.8/2.5/3.3 1.2/1.8/2.5/3.3 1.2/1.8/2.5/3.3 鎖相環(huán)數(shù) 0 0 1 2 最大用戶 I/O 數(shù) 78 159 211 271 第2章 大規(guī)?？删幊踢壿嬈骷?.2.2 ispLSI/pLSI系列系列CPLD結(jié)構(gòu)結(jié)構(gòu)ispLSI/pLSI系列器件有1000、2000、3000、5000、6000和8000系列等器件。ispLSI/pLSI1000/E、2000和3000系列邏輯器件具有類似的結(jié)構(gòu)(如圖2.1所示)，都由通用邏輯塊(GLB)、全局布線區(qū)(GRP)、輸出布線區(qū)(ORP)、輸入/輸出單元(IOC)和時鐘分

46、配等部分組成，主要區(qū)別在于它們的GLB及I/O數(shù)量不同。前兩個系列的GLB結(jié)構(gòu)相同，后一個系列具有雙GLB結(jié)構(gòu)。ispLSI6000系列的GLB與3000系列器件相同，但整體結(jié)構(gòu)中包含了FIFO或RAM功能；5000系列的整體結(jié)構(gòu)與3000系列相似，但GLB和宏單元等內(nèi)部結(jié)構(gòu)有了很大的差異；8000系列的GLB與5000系列相似，但整體結(jié)構(gòu)是新推出的。 第2章 大規(guī)?？删幊踢壿嬈骷D2.1 ispLSI/pLSI3256結(jié)構(gòu)框圖 第2章 大規(guī)?？删幊踢壿嬈骷?通用邏輯塊通用邏輯塊ispLSI/pLSI系列的基本邏輯單元是通用邏輯塊(Generic Logic Block，簡稱GLB)，如圖2.

47、2所示。雙GLB是Lattice公司ispLSI/pLSI3000系列的標(biāo)準(zhǔn)邏輯塊，如圖2.3所示，該雙GLB包含了1000和2000系列的GLB，相當(dāng)于兩個GLB，這正是“雙GLB”名稱的來歷。雙GLB具有24個輸入、8個輸出，以及實現(xiàn)大多數(shù)標(biāo)準(zhǔn)邏輯功能所必需的邏輯。(雙)GLB的內(nèi)部邏輯被分為4個部分：與陣列、乘積項共享陣列、可配置寄存器和控制部分。 第2章 大規(guī)模可編程邏輯器件與陣列由兩個20乘積項共享陣列組成，它可產(chǎn)生24個雙GLB輸入的任意邏輯和。這些輸入來自于GRP(它們可以是來自32個雙GLB的任意反饋信號)，也可以是來自外部I/O單元的輸入。所有這些雙GLB輸入信號可以以邏輯“

48、真”及它們的補(bǔ)碼形式進(jìn)入乘積項，更有效地使布爾邏輯簡化。兩個乘積項共享陣列(PTSA)各自接收20個乘積項，并把它們分配到4個雙GLB輸出。有4個或門，分別帶有4、4、5和7個輸入。任一或門的輸出可連到4個雙GLB輸出中的任一個。如果要求更多的乘積項，則PTSA能根據(jù)需要組合它們。如果用戶主要關(guān)心的是速度，則PTSA能使用帶有4個乘積項的旁通電路，來改善該單元的性能。雙GLB的8個輸出中，任一個或全部輸出都可實現(xiàn)這種功能。 第2章 大規(guī)模可編程邏輯器件ispLSI5000V系列的GLB結(jié)構(gòu)如圖2.4所示。每個GLB包含32個宏單元，具有160個邏輯乘積項和5個控制乘積項的可編程與陣列。該GLB

49、具有來自GRP的68個輸入端，且可以以原碼、補(bǔ)碼邏輯輸入。160個乘積項可分成32組，每組5項送入乘積項共享陣列(PTSA)，單組函數(shù)最多可達(dá)35個乘積項。另外，PTSA帶有旁通功能。5個乘積項用來控制共享的GLBGLB內(nèi)部的置位、復(fù)位、時鐘、時鐘使能及I/O的輸出使能。 第2章 大規(guī)?？删幊踢壿嬈骷D2.2 ispLSI/pLSI3000及6000系列的GLB結(jié)構(gòu) 第2章 大規(guī)模可編程邏輯器件圖2.3 ispLSI/pLSI3000系列的雙GLB結(jié)構(gòu) PT輸出使能雙GLB去GRP和ORP去輸出使能多路選擇器控制功能CLK2PT時鐘CLK1全局復(fù)位CLK0PT復(fù)位的輸入GLB來自GRP共享陣列

50、乘積項DJ KT寄存器時序配置的232221201918171615141312111098765432101918171615141312111098765432107544DMUXMUXMUXMUXQ QDQ QDQ QDQ QO1O0O2O3與陣列GLB去GRP和ORP控制功能PT輸出使能PT時鐘CLK2全局復(fù)位CLK1PT時鐘CLK0MUXMUXMUXO7O6O5O41918171615141312111098765432107544MUXMUXMUXDQQ QDQ QDQ QD去輸出使能多路選擇器第2章 大規(guī)?？删幊踢壿嬈骷D2.4 ispLSI5000V的GLB結(jié)構(gòu) 第2章 大規(guī)模

51、可編程邏輯器件ispLSI5000V系列的宏單元結(jié)構(gòu)如圖2.5所示。每個宏單元包含一個可編程XOR門、一個可編程的寄存器/鎖存器/觸發(fā)器，以及允許組合或時序操作所必需的時鐘和控制邏輯。每個宏單元有兩個輸出，并且，它們可通過全局布線區(qū)(GRP)反饋。宏單元的這種雙重可并行輸出能力有利于充分利用硬件資源。ispLSI8000V系列的宏單元結(jié)構(gòu)如圖2.6所示。每個宏單元包含一個可編程XOR門、一個可編程的寄存器/鎖存器/觸發(fā)器，以及允許組合或時序操作所必需的時鐘和控制邏輯。每個宏單元有兩個輸出，其中，一個可通過GLB內(nèi)部反饋到與陣列，另一個可同時驅(qū)動BFM布線區(qū)(BRP)和全局布線區(qū)(GRP)。宏單

52、元的這種雙重可并行輸出能力有利于充分利用硬件資源。第2章 大規(guī)模可編程邏輯器件圖2.5 ispLSI5000V的宏單元結(jié)構(gòu) 第2章 大規(guī)?？删幊踢壿嬈骷D2.6 ispLSI8000V系列的宏單元結(jié)構(gòu) 第2章 大規(guī)?？删幊踢壿嬈骷?巨塊結(jié)構(gòu)巨塊結(jié)構(gòu)4個雙GLB構(gòu)成一巨塊結(jié)構(gòu)(Megablock Structure)。每個GLB的最大輸入為24個，任一巨塊設(shè)有專用輸入，一個GLB有8個相應(yīng)的輸出，總共32個GLB輸出饋送到單I/O 3000系列器件的ORP(也就是每個GLB輸出有一個I/O引腳，例如3256)。這樣，32個輸出中只有16個饋送到16個I/O單元。對于雙I/O 3000系列器件，如

53、3192，每個GLB輸出有一個I/O引腳，16個GLB輸出饋送到每個輸出布線區(qū)(ORP)，驅(qū)動16個I/O單元。因此，雙I/O器件中每個巨塊設(shè)有兩個ORP。單I/O和雙I/O器件的巨塊結(jié)構(gòu)如圖2.7和圖2.8所示。 第2章 大規(guī)模可編程邏輯器件圖2.7 ispLSI/pLSI3000系列I/O巨塊框圖 雙GLB雙GLB雙GLBA3A2A1A0雙GLB輸出布線區(qū)2424242414CellI/O13CellI/O12CellI/O11CellI/O10CellI/O9CellI/O8CellI/O7CellI/O6CellI/O5CellI/O4CellI/O3CellI/O2CellI/O1C

54、ellI/O0CellI/O15CellI/O16第2章 大規(guī)?？删幊踢壿嬈骷D2.8 ispLSI/pLSI3000系列雙I/O巨塊框圖 第2章 大規(guī)模可編程邏輯器件3全局時鐘結(jié)構(gòu)全局時鐘結(jié)構(gòu)全局時鐘結(jié)構(gòu)(Global Clock Structure)包含5個全局時鐘輸入引腳，Y0、Y1、Y2、Y3和Y4。前三個引腳專用于GLB時鐘，后兩個引腳專用于I/O寄存器時鐘。在1000/E全局系列中設(shè)計的時鐘GLB生成網(wǎng)絡(luò)被取消了，因此，所有輸入時鐘信號通過時鐘復(fù)工器直接饋送到GLB時鐘輸入端。GLB全局時鐘沒有反相能力，但是，乘積項時鐘在它送到時鐘復(fù)工器之前，具有反相能力。 第2章 大規(guī)模可編程邏

55、輯器件4I/O單元單元I/O單元(I/O Cell)結(jié)構(gòu)同1000/E系列相近，如圖2.9所示，但每個I/O單元含有邊界掃描寄存器，一個輸入引腳只有一個掃描寄存器。一個全局測試OE信號“硬線連接”到所有I/O單元，這對實現(xiàn)器件內(nèi)所有三態(tài)輸出緩沖器的靜態(tài)測試是有用的。除了測試OE信號外，兩個全局OE信號連到所有I/O引腳。乘積項OE信號和全局信號被送到OE復(fù)工器。除測試OE(TOE)信號外，其他OE信號在經(jīng)過OE復(fù)用后具有反相能力。第2章 大規(guī)模可編程邏輯器件圖2.9 ispLSI/pLSI3000系列的I/O單元結(jié)構(gòu) 第2章 大規(guī)?？删幊踢壿嬈骷?.2.3 ispMACH系列系列CPLD結(jié)構(gòu)結(jié)

56、構(gòu)ispMACH4000系列器件由全局布線區(qū)(GRP)、通用邏輯塊(GLB)、輸出布線區(qū)(ORP)及I/O 塊組成，如圖2.10所示。它可提供從2 個GLB 的ispMACH4032 到32個GLB的ispMACH4512多種器件。每個GLB由可編陣列(從GRP來的36個輸入和83個輸出乘積項)、邏輯分配器、16個宏單元和 GLB 時鐘發(fā)生器組成。每個與陣列有36個輸入，83個乘積項輸出。圖2.11是GLB結(jié)構(gòu)框圖，圖2.12是可編程與陣列(And Array)，圖2.13是邏輯宏單元(Macrocell)結(jié)構(gòu)圖，圖2.14是邏輯分配器結(jié)構(gòu)圖，圖2.15是輸入輸出(I/O)單元結(jié)構(gòu)圖。第2章

57、大規(guī)模可編程邏輯器件圖2.10 ispMACH4000功能塊框圖 第2章 大規(guī)?？删幊踢壿嬈骷D2.11 通用邏輯塊GLB 結(jié)構(gòu)框圖 第2章 大規(guī)?？删幊踢壿嬈骷D2.12 可編程與陣列(And Array) 第2章 大規(guī)模可編程邏輯器件圖2.13 邏輯宏單元Macrocell 結(jié)構(gòu)圖 第2章 大規(guī)?？删幊踢壿嬈骷D2.14 邏輯分配器結(jié)構(gòu)圖 第2章 大規(guī)?？删幊踢壿嬈骷D2.15 輸入輸出(I/O)單元結(jié)構(gòu)圖 第2章 大規(guī)模可編程邏輯器件2.2.4 EC/ECP系列系列FPGA結(jié)構(gòu)結(jié)構(gòu)1器件的總體結(jié)構(gòu)器件的總體結(jié)構(gòu)LatticeECP-DSP和LatticeEC器件的中間是邏輯塊陣列(PFU

58、/PFF)，器件的四周是可編程I/O單元(Program I/O Cell，簡稱PIC)。在邏輯塊的行之間分布著嵌入式RAM塊(sysMEM Embedded Block RAM，簡稱EBR)。對于LatticeECP-DSP器件而言，它還有額外的由DSP塊組成的行。LatticeECP-DSP的結(jié)構(gòu)如圖2.16所示。LatticeEC的結(jié)構(gòu)與LatticeECP-DSP的結(jié)構(gòu)基本相同，主要區(qū)別就是沒有sysDSP Block。 第2章 大規(guī)模可編程邏輯器件圖2.16 簡化的LatticeECP-DSP器件總體結(jié)構(gòu)圖 第2章 大規(guī)?？删幊踢壿嬈骷骷杏袃煞N邏輯塊：可編程功能單元(Progra

59、mmable Function Unit，簡稱PFU)；無RAM的可編程功能單元(Programmable Function Unit without RAM，簡稱PFF)。PFU包含用于邏輯、算法、RAM/ROM和寄存器的積木塊。PFF包含用于邏輯、算法、ROM的積木塊。優(yōu)化的PFU和PFF能夠靈活、有效地實現(xiàn)復(fù)雜設(shè)計。器件中每行為一種類型的積木塊，每三行PFF間隔就有一行PFU。每個PIC塊含有兩個具有sysIO接口的PIO對。器件左邊和右邊的PIO對可配置成LVDS發(fā)送、接收對，sysMEM EBR是大的專用快速存儲器塊，可用于配置成RAM或ROM。 第2章 大規(guī)模可編程邏輯器件PFU、

60、PFF、PIC和EBR塊以行和列的形式分布呈二維網(wǎng)格狀，如圖2.16所示。這些塊與水平的和垂直的布線資源相連。軟件的布局、布線功能會自動地分配這些布線資源。系統(tǒng)時鐘鎖相環(huán)(PLL)在含有系統(tǒng)存儲器塊行的末端，這些PLL具有倍頻、分頻和相移功能，用于管理時鐘的相位關(guān)系。每個LatticeECP/EC器件提供多達(dá)4個PLL。 第2章 大規(guī)?？删幊踢壿嬈骷?PFU和和PFF塊塊LatticeECP/EC器件的核心是PFU和PFF。PFU可以通過編程實現(xiàn)邏輯、算法、分布式RAM、分布式ROM功能。PFF可以通過編程實現(xiàn)邏輯、算法、ROM功能。除非特別說明，本文接下來不再區(qū)分PFU和PFF，都簡稱為PF