基于CPLD的序列信號(hào)檢測(cè)器設(shè)計(jì)與實(shí)現(xiàn)

1、基于CPLD 的序列信號(hào)檢測(cè)器設(shè)計(jì)與實(shí)現(xiàn)羅朝霞(西安郵電學(xué)院陜西西安710061摘要:采用EDA (E lectron ic D esign A u tom ati on 技術(shù)和可編程邏輯器件進(jìn)行通信系統(tǒng)的設(shè)計(jì)已經(jīng)得到了越來越廣泛地應(yīng)用。通過用V HDL 硬件描述語言和A ltera 公司生產(chǎn)的復(fù)雜可編程邏輯器件(Comp lex P rogramm ab le L ogic D evice EP M 7032L C 446設(shè)計(jì)序列信號(hào)檢測(cè)電路的過程,詳細(xì)介紹了M ax +p lu s 集成開發(fā)軟件在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用,并對(duì)使用該軟件開發(fā)設(shè)計(jì)平臺(tái)進(jìn)行設(shè)計(jì)時(shí)每一步容易出現(xiàn)的問題進(jìn)行了詳細(xì)討

2、論。關(guān)鍵詞:EDA ;V HDL ;M ax +p lu s ;CPLD 器件;數(shù)字系統(tǒng)設(shè)計(jì)中圖分類號(hào):TN 911123文獻(xiàn)標(biāo)識(shí)碼:B 文章編號(hào):1004373X (20051105902I m plem en ta tion of Sequence Signa l D etector Ba sed on CPLDLUO Zhaox ia(X i an Institute of Po sts &Telecomm unicati ons ,X i an ,710061,Ch ina Abs tra c t :By u sing EDA techno logy and p rogramm

3、 ab le logic device design comm un icati on system are mo re and mo re w idelyu sed 1T h is paper states the p rocess of i m p lem en tati on sequence signal detecto r based on CPLD EP M 7032L C 446and V HDL ,in troduces the app licati on of M ax +p lu s in the modern digital system design in detail

4、 ,and discu sses the p rob lem s in th is design 1Ke yw o rds :EDA ;V HDL ;M ax +p lu s ;CPLD device ;digital system design收稿日期:20050113在通信系統(tǒng)中,為了保證信息的可靠傳輸,一般需要在發(fā)送端加入固定的同步碼組,而在接受端則需要檢出該同步碼組,保證信息的可靠接收。接收端的同步碼檢測(cè)器就是用來檢測(cè)同步碼組的電路,中間用到的碼型檢測(cè)電路部分實(shí)際上就是一個(gè)序列信號(hào)檢測(cè)器。本文通過采用V HDL 硬件語言和可編程邏輯器件設(shè)計(jì)序列信號(hào)檢測(cè)器的過程,詳細(xì)介紹A ltera

5、公司開發(fā)研制的EDA 工具M(jìn) ax +p lus 軟件在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用。1利用狀態(tài)圖法設(shè)計(jì)序列信號(hào)檢測(cè)器序列信號(hào)檢測(cè)器是具有能識(shí)別任意一串二值信號(hào)中某特殊碼組功能的邏輯電路。序列信號(hào)檢測(cè)電路在序列信號(hào)正常工作時(shí),如果檢測(cè)到待測(cè)碼組,則電路輸出識(shí)別信號(hào)。設(shè)計(jì)序列信號(hào)檢測(cè)器的關(guān)鍵在于獲取正確的狀態(tài)轉(zhuǎn)移圖。為了減少錯(cuò)誤檢測(cè)的概率,凡是序列信號(hào)檢測(cè)器都應(yīng)該預(yù)置起始狀態(tài)。本次設(shè)計(jì)的序列信號(hào)檢測(cè)器能夠從收到的一組串行碼流中檢出同步碼組:1100100,同時(shí)輸出檢測(cè)結(jié)果標(biāo)志信號(hào)。由此可知,該檢測(cè)器有2個(gè)輸入引腳信號(hào)和1個(gè)輸出引腳信號(hào)。輸入信號(hào)一個(gè)是二進(jìn)制信號(hào)x ,另一個(gè)是時(shí)鐘信號(hào)clk 。輸出信號(hào)

6、是檢測(cè)結(jié)果標(biāo)志信號(hào)m k ,其值為1,表示檢測(cè)到同步碼組;值為0,則表示未檢測(cè)到同步碼組。檢測(cè)器每收到一個(gè)符合要求的串行碼,就需要一個(gè)狀態(tài)進(jìn)行記憶,因?yàn)橐髾z測(cè)的同步碼組有7位,因此,需要7個(gè)狀態(tài)(s 1s 7。此外,檢測(cè)器還要預(yù)置初始狀態(tài),據(jù)題意,設(shè)檢測(cè)器的初始狀態(tài)為s 0,s 0是收到0時(shí)的狀態(tài)。該檢測(cè)電路的狀態(tài)轉(zhuǎn)移圖如圖1 所示。圖1序列信號(hào)檢測(cè)電路的狀態(tài)轉(zhuǎn)移圖2利用M ax +plus 軟件實(shí)現(xiàn)序列信號(hào)檢測(cè)器M ax +p lus (M ulti p le A rray M atrix and P rogra mm able L ogic U ser System 是一種集設(shè)計(jì)輸入、處

7、理與校驗(yàn)功能于一體的完全集成化、易學(xué)易用的可編程邏輯設(shè)計(jì)軟件。以下詳細(xì)介紹如何利用M ax +p lus 軟件實(shí)現(xiàn)序列信號(hào)檢測(cè)器。211設(shè)計(jì)輸入根據(jù)狀態(tài)轉(zhuǎn)移圖可以很方便地寫出V HDL 源程序,95現(xiàn)代電子技術(shù)2005年第11期總第202期 通信與信息技術(shù)然后采用文本輸入方式輸入。本次序列信號(hào)檢測(cè)器的設(shè)計(jì)采用了單進(jìn)程的設(shè)計(jì)方法,該電路也可設(shè)計(jì)成雙進(jìn)程的。由于是同步信號(hào)檢測(cè),所以采用了if then語句和rising_ edge(clk時(shí)鐘沿檢測(cè)函數(shù)以確保在clk的上升沿檢測(cè)輸入信號(hào);又由于檢測(cè)的是序列信號(hào),故采用了case w hen 順序語句。需要注意的是:(1在設(shè)計(jì)前應(yīng)建立一個(gè)設(shè)計(jì)項(xiàng)目文件

8、夾;否則,在編譯時(shí)將出現(xiàn)無法打開wo rk庫(Cant open V HDLwo rk的錯(cuò)誤。(2在文件存盤時(shí),要保證文件名和設(shè)計(jì)實(shí)體同名;否則,編譯時(shí)出錯(cuò)。但結(jié)構(gòu)體可以和實(shí)體同名,也可不同。(3本設(shè)計(jì)中p rocess進(jìn)程可用敏感信號(hào)表里的信號(hào)激活,也可用w ait until語句激活。212設(shè)計(jì)項(xiàng)目的編譯啟動(dòng)M ax+p lus 軟件中的編譯器(Comp iler編譯當(dāng)前設(shè)計(jì)項(xiàng)目,他包括對(duì)設(shè)計(jì)文件的語法檢查、信息數(shù)據(jù)庫的建立、邏輯綜合、向器件單元的映射、提取延時(shí)信息、編程文件的生成等各種處理。本階段需要注意的問題有:(1M ax+p lus 支持V HDL87版和93版兩個(gè)版本,因此,在編

9、譯開始前須指定版本,以保證所編寫的V HDL 源程序的格式和語句與所指定的版本一致。(2編譯過程中若有錯(cuò)誤,可打開信息處理器(M essage P rocesso r進(jìn)行錯(cuò)誤顯示和定位。(3在編譯前若指定器件,應(yīng)注意器件資源和設(shè)計(jì)要求相匹配。本設(shè)計(jì)占用器件資源少,選用M A X7000系列即可滿足要求。213設(shè)計(jì)校驗(yàn)設(shè)計(jì)校驗(yàn)包括設(shè)計(jì)仿真和定時(shí)分析。本設(shè)計(jì)的時(shí)序仿真結(jié)果如圖2所示。分析此波形可知仿真結(jié)果符合設(shè)計(jì)要求。圖2序列信號(hào)檢測(cè)器仿真波形圖仿真過程中需要注意的問題有:(1仿真前應(yīng)建立仿真通道文件(31scf并保存,否則,將無法進(jìn)行仿真。(2仿真輸入波形的速度應(yīng)和所指定器件的速度匹配,否則不能

10、得到正確的仿真波形。214器件編程與在線校驗(yàn)在確保硬件連接正確的前提下,啟動(dòng)M ax+p lus 編程器(P rogramm er,將編譯生成的可編程目標(biāo)文件(31pof裝入選定的可編程邏輯器件。本設(shè)計(jì)選用的可編程器件的型號(hào)為EPM7032L C446。將配置好的器件,加入實(shí)際信號(hào)進(jìn)行測(cè)試,以檢查是否完成設(shè)計(jì)要求,若有錯(cuò)誤,重回設(shè)計(jì)輸入階段進(jìn)行改正。直至正確為止。3結(jié)語本文通過序列信號(hào)檢測(cè)器的設(shè)計(jì)為電子系統(tǒng)設(shè)計(jì)者展示了一種基于可編程邏輯器件借助V HDL語言及EDA 工具進(jìn)行設(shè)計(jì)的技術(shù),使用該技術(shù)可大大縮短設(shè)計(jì)周期,降低成本,提高設(shè)計(jì)的可靠性、靈活性。借助EDA工具進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì),已經(jīng)成為當(dāng)

11、今系統(tǒng)設(shè)計(jì)者必須掌握的一門技術(shù)。附源程序:L I BRA R Y IEEE;U SE IEEE1STD_LO G I C_11641ALL;EN T IT Y detecto r ISPOR T(clk,x:I N STD_LO G I C;m k:OU T STD_LO G I C;END detecto r;A RCH IT ECTU R E xdetecto r O F detecto r IST YPE states IS(s0,s1,s2,s3,s4,s5,s6,s7;S IGNALstate:states;BEG I NPROCESS(x,stateBEG I NIFrising_

12、edge(clkTH ENCA SEstateISW H EN s0=>m k<=0;IF(x=1TH ENstate<=s1;EL SEstate<=s0;END IF;W H EN s1=>m k<=0;IF(x=1TH ENstate<=s2;EL SEstate<=s0;END IF;W H EN s2=>m k<=0;IF(x=0TH ENstate<=s3;EL SEstate<=s2;END IF;W H EN s3=>m k<=0;IF(x=0TH ENstate<=s4;EL SEsta

13、te<=s1;END IF;W H EN s4=>m k<=0;IF(x=1TH ENstate<=s5;EL SE(下轉(zhuǎn)第63頁無線通信羅朝霞:基于CPLD的序列信號(hào)檢測(cè)器設(shè)計(jì)與實(shí)現(xiàn)器有EncodedStream R egister。在本系統(tǒng)中利用了I M E6400內(nèi)部的ROM,固件由外部主機(jī)寫入內(nèi)部程序存儲(chǔ)器,I M E6400自動(dòng)檢測(cè)外部主機(jī)接口類型和接口數(shù)據(jù)位數(shù),并利用調(diào)試數(shù)據(jù)寄存器將固件寫入內(nèi)部程序存儲(chǔ)器?？梢岳玫募拇嫫饔蠧ontro l, Status,BaseR egister0,BaseR egister1,D ata and U ser0。3系統(tǒng)軟

14、件U SB應(yīng)用系統(tǒng)軟件設(shè)計(jì)分為3部分:固件(firmw are設(shè)計(jì)、驅(qū)動(dòng)程序設(shè)計(jì)和主機(jī)端應(yīng)用程序的設(shè)計(jì)4。主機(jī)端應(yīng)用程序通過驅(qū)動(dòng)程序與U SB I(U SB device Interface進(jìn)行通信,由系統(tǒng)產(chǎn)生U SB數(shù)據(jù)的傳送動(dòng)作,固件則響應(yīng)各種來自系統(tǒng)的U SB標(biāo)準(zhǔn)請(qǐng)求,完成各種數(shù)據(jù)的交換工作和事件處理。311固件設(shè)計(jì)由于AV數(shù)字采集系統(tǒng)要求快速、持續(xù)地傳送大量數(shù)據(jù),但對(duì)數(shù)據(jù)的完整性要求不太高,因此在此系統(tǒng)中采用ISO傳輸方式。由于外設(shè)的數(shù)據(jù)不需8051的處理,所以可采用自動(dòng)打包的方式(AU TO I N=1,直接從F IFO到S IE,從而有效地提高傳輸速率。312驅(qū)動(dòng)程序設(shè)計(jì)在W in

15、dow s XP平臺(tái)下,U SB驅(qū)動(dòng)程序由3部分組成:U SB設(shè)備驅(qū)動(dòng)程序,U SB總線驅(qū)動(dòng)程序和U SB主控制器驅(qū)動(dòng)程序,他們必須遵循W in32驅(qū)動(dòng)程序模型(WDM。W indow s操作系統(tǒng)已經(jīng)提供了處于驅(qū)動(dòng)程序棧底的U SB總線驅(qū)動(dòng)程序和U SB主控制器驅(qū)動(dòng)程序。而U SB設(shè)備驅(qū)動(dòng)程序由設(shè)備開發(fā)者編寫。開發(fā)U SB設(shè)備驅(qū)動(dòng)程序,可采用N um ega公司的開發(fā)包D river W o rk s和M icro soft公司的2000DD K,并以V C+610作為輔助開發(fā)環(huán)境。D river W o rk s提供的驅(qū)動(dòng)向?qū)?可根據(jù)用戶的需要,自動(dòng)生成代碼框架。減少了開發(fā)的難度,縮短了開發(fā)

16、的周期。在CYPR ESS公司的EZ U SB FX2開發(fā)包中,有一個(gè)通用的驅(qū)動(dòng)程序,該程序可不加修改地經(jīng)DD K編譯后直接使用。本設(shè)計(jì)中就是采用這個(gè)通用驅(qū)動(dòng)程序(GPD。313應(yīng)用程序設(shè)計(jì)U SB主機(jī)應(yīng)用程序是計(jì)算機(jī)中完成特定功能的程序,其關(guān)鍵是實(shí)現(xiàn)從U SB外設(shè)讀取或發(fā)送特定數(shù)量的數(shù)據(jù),U SB標(biāo)準(zhǔn)設(shè)備請(qǐng)求和特定的命令等。另外,可以對(duì)數(shù)據(jù)做進(jìn)一步的處理,如存儲(chǔ)、顯示等。在W indow s XP下,應(yīng)用程序開發(fā)工具是V C+610。4結(jié)語該系統(tǒng)體積小攜帶方便,支持熱插拔和即插即用,可滿足交互AV服務(wù)和遠(yuǎn)程監(jiān)控的需要,并且通過修改命令寄存器的5,6兩個(gè)比特位,方便地得到M PEG2 1標(biāo)準(zhǔn)的

17、輸出,不需要再重新進(jìn)行硬件開發(fā)。由于采用U SB210接口,其傳輸速率滿足數(shù)據(jù)高速傳輸?shù)囊?解決了U SB111存在的傳輸瓶頸,相信在實(shí)際中能夠得到廣泛的應(yīng)用。參考文獻(xiàn)1CY7C68013D ata Sheet1Cyp ress Sem iconducto r Co rp1,R evised June21,200212I M E6400D ata Sheet1InT i m e Co rp1,R evisi on02090413周立功1增強(qiáng)型80C51單片機(jī)速成與實(shí)戰(zhàn)M1北京:北京航空航天大學(xué)出版社,200314吳從中1EZ U SB接口設(shè)備的軟配置技術(shù)M1合肥:合肥工業(yè)大學(xué)出版社,20041作者簡(jiǎn)介梁克男,1977年出生,現(xiàn)為東南大學(xué)移動(dòng)通信國家重點(diǎn)實(shí)驗(yàn)室通信與信息系統(tǒng)專業(yè)研究生。研究方向?yàn)锳V信號(hào)的無線傳輸。(上接第60頁state<=s0;END IF;W H EN s5=>m k<=0;IF(x=0TH ENstate<=s6;EL SEstate<=s2;END IF;W H EN s6=>m k<=0;IF(x=0TH ENstat