第四章組合邏輯電路的分析與設(shè)計(jì)

1、第第4 4章章 組合邏輯電路組合邏輯電路組合邏輯電路時(shí)序邏輯電路第四章第四章 組合邏輯電路組合邏輯電路數(shù)字電路的分類：第第4 4章章 組合邏輯電路組合邏輯電路(2) 學(xué)習(xí)常用中規(guī)模集成模塊學(xué)習(xí)常用中規(guī)模集成模塊(3) 了解電路中的競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象了解電路中的競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象本本章章重重點(diǎn)點(diǎn)(1)(1)掌握分析和設(shè)計(jì)電路的基本方法掌握分析和設(shè)計(jì)電路的基本方法。加法器加法器比較器比較器譯碼器譯碼器編碼器編碼器選擇器選擇器分配器分配器第第4 4章章 組合邏輯電路組合邏輯電路組合邏輯電路簡(jiǎn)介：組合邏輯電路簡(jiǎn)介：輸入：輸入：邏輯關(guān)系：邏輯關(guān)系：Fi = fi (X1、X2、Xn n) i = (1) i =

2、 (1、2 2、m)m)特點(diǎn)：特點(diǎn)：電路由電路由邏輯門邏輯門構(gòu)成構(gòu)成不含記憶元件不含記憶元件輸出輸出無反饋無反饋到輸入的回路到輸入的回路輸出與電路輸出與電路原來狀態(tài)無關(guān)原來狀態(tài)無關(guān)輸出：輸出：X1、X2、XnF1、F2、Fm第第4 4章章 組合邏輯電路組合邏輯電路4.1 組合邏輯電路的分析組合邏輯電路的分析 所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，并指出電路的邏輯功能并指出電路的邏輯功能。分析過程一般按下列步驟進(jìn)行： 第第4 4章章 組合邏輯電路組合邏輯電路步驟步驟：輸出函數(shù)輸出函數(shù)表達(dá)式表達(dá)式簡(jiǎn)化函數(shù)簡(jiǎn)化函數(shù)真值表真值表已知組合電路已知組合電路描述電路描述電路功能功

3、能改進(jìn)設(shè)計(jì)改進(jìn)設(shè)計(jì)第第4 4章章 組合邏輯電路組合邏輯電路 【例4-1】 分析圖4-2所示組合邏輯電路的邏輯功能。 &P2P1P3FABC圖 4-2第第4 4章章 組合邏輯電路組合邏輯電路解解：根據(jù)給出的邏輯圖， 逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式：&P2P1P3FABC圖 4-2ACBCABACBCABF P1=ABP2=BCP3=AC第第4 4章章 組合邏輯電路組合邏輯電路列出真值表列出真值表 A B CF=AB+AC+BC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111表示了一種表示了一種“少數(shù)服從多數(shù)少數(shù)服從多數(shù)”的邏輯關(guān)系

4、。因此可以將該電的邏輯關(guān)系。因此可以將該電路概括為：路概括為：三變量多數(shù)表決器三變量多數(shù)表決器。 概括功能：多數(shù)輸入變量為多數(shù)輸入變量為1，輸出，輸出F為為1；多數(shù)輸入變量為多數(shù)輸入變量為0，輸出，輸出 F為為0第第4 4章章 組合邏輯電路組合邏輯電路【例4-2】分析圖4-3(a)所示電路，指出該電路的邏輯功能。 圖 4-3 例4-2電路第第4 4章章 組合邏輯電路組合邏輯電路解：解： 寫出函數(shù)表達(dá)式。寫出函數(shù)表達(dá)式。 iiiiiiiiiiBACBACCBAS)(1 列真值表。列真值表。 Ai Bi CiCi+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

5、 10 00 10 11 00 11 01 01 1輸入變量輸入變量之和之和本位向高位本位向高位進(jìn)位進(jìn)位第第4 4章章 組合邏輯電路組合邏輯電路 分析功能。 由真值表可見，當(dāng)三個(gè)輸入變量Ai、Bi、Ci中有一個(gè)為1或三個(gè)同時(shí)為1時(shí)，輸出Si=1，而當(dāng)三個(gè)變量中有兩個(gè)或兩個(gè)以上同時(shí)為1時(shí)，輸出Ci+1=1，它正好實(shí)現(xiàn)了Ai、Bi、Ci三個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算功能，這種電路稱為一位全加器。一位全加器。其中，Ai、Bi分別為兩個(gè)一位二進(jìn)制數(shù)相加的被加數(shù)、加數(shù)， Ci為低位向本位的進(jìn)位，Si為本位和，Ci+1是本位向高位的進(jìn)位。如果不考慮低位來的進(jìn)位，即Ci=0，則這樣的電路稱為半加器，其真值表和邏

6、輯電路分別如表4-3和圖4-4所示。第第4 4章章 組合邏輯電路組合邏輯電路表 4-3 半加器真值表 Ai BiCi+1 Si0 00 11 01 10 00 10 11 0圖 4-4 半加器 &AiBiSiCi+11第第4 4章章 組合邏輯電路組合邏輯電路【例4-3】試分析下圖所示邏輯電路的功能。試分析下圖所示邏輯電路的功能。 表達(dá)式表達(dá)式01012123233BBGBB GBBGBG第第4 4章章 組合邏輯電路組合邏輯電路自然二進(jìn)制碼自然二進(jìn)制碼格雷碼格雷碼B3B2B1B0 G3G2G1G0 0 0 0 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1

7、1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 真值表真值表 表達(dá)式表達(dá)式01012123233BBGBB GBBGBG 分析功能分析功能自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路。第第4 4章章 組合邏輯電路

8、組合邏輯電路注意：利用此式時(shí)對(duì)碼位序號(hào)大于（注意：利用此式時(shí)對(duì)碼位序號(hào)大于（n-1）的位應(yīng)按）的位應(yīng)按0處理，如本處理，如本例碼位的最大序號(hào)例碼位的最大序號(hào)i = 3，故，故B4應(yīng)為應(yīng)為0，才能得到正確的結(jié)果。，才能得到正確的結(jié)果。推廣到一般推廣到一般，將，將n位自然二進(jìn)制碼轉(zhuǎn)換成位自然二進(jìn)制碼轉(zhuǎn)換成n位格雷位格雷碼碼： Gi = Bi Bi+1 （i = 0、1、2、 n-1）01012123233BBGBB GBBGBG自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換第第4 4章章 組合邏輯電路組合邏輯電路 【例例4-4】 分析下圖所示組合邏輯電路的邏輯功能。分析下圖所示組合邏輯電路的

9、邏輯功能。 &1=1&1PQRSFABACBC解：1）寫出函數(shù)表達(dá)式PABQACRBC()SPQAB ACABCFSRABCBCABCBCBCBC第第4 4章章 組合邏輯電路組合邏輯電路解：1）寫出函數(shù)表達(dá)式QACRBC()SPQAB ACABCFSRABCBCABCBCBCBC2）功能描述3）改進(jìn)設(shè)計(jì)第第4 4章章 組合邏輯電路組合邏輯電路4.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 1、邏輯電路設(shè)計(jì)、邏輯電路設(shè)計(jì)：根據(jù)實(shí)際中提出的功能，設(shè)計(jì)出實(shí)現(xiàn)該邏輯功能的電路。 2、設(shè)計(jì)中主要考慮的問題有以下幾個(gè)方面： 所用的邏輯器件數(shù)目最少，器件的種類最少，且器件之間的連線最簡(jiǎn)單。 滿

10、足速度要求，應(yīng)使級(jí)數(shù)盡量少，以減少門電路的延遲。 功耗小，工作穩(wěn)定可靠。 第第4 4章章 組合邏輯電路組合邏輯電路 邏輯抽象邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象，首先要分析邏輯命題，確定輸入、 輸出變量；然后用二值邏輯的0、1兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定0、1 的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表。 寫出相應(yīng)的邏輯函數(shù)表達(dá)式寫出相應(yīng)的邏輯函數(shù)表達(dá)式,并化簡(jiǎn)并化簡(jiǎn)（根據(jù)命題的要求和器件要求進(jìn)行化簡(jiǎn)）。 根據(jù)邏輯函數(shù)表達(dá)式及選用的邏輯器件畫出邏輯電路圖。 3、組合邏輯電路的設(shè)計(jì)一般可按以下步驟進(jìn)行： 第第4 4章章 組合邏輯電路組合邏輯電路步驟

11、：步驟：確定輸入、輸出確定輸入、輸出列出真值表列出真值表寫出表達(dá)式寫出表達(dá)式并簡(jiǎn)化并簡(jiǎn)化畫邏輯電路圖畫邏輯電路圖形式變換形式變換根據(jù)設(shè)計(jì)要求根據(jù)設(shè)計(jì)要求第第4 4章章 組合邏輯電路組合邏輯電路【例例4-4】設(shè)計(jì)一個(gè)三變量表決器，其中設(shè)計(jì)一個(gè)三變量表決器，其中A具有否決權(quán)。具有否決權(quán)。 邏輯抽象邏輯抽象設(shè)設(shè)A，B，C分別代表參加表決的邏輯變量，分別代表參加表決的邏輯變量，F(xiàn)為表決結(jié)果。為表決結(jié)果。A,B,C和和F都用正邏輯，都用正邏輯，即即“1”表示贊成和表示贊成和通過，通過，“0”表示反對(duì)和否決。表示反對(duì)和否決。第第4 4章章 組合邏輯電路組合邏輯電路真值表如下： A B CF0 0 00 0

12、 10 1 00 1 11 0 01 0 11 1 01 1 100000111F=ABC+ABC+ABC第第4 4章章 組合邏輯電路組合邏輯電路函數(shù)化簡(jiǎn)卡諾圖如下：ABC 00 01 11 1001111化簡(jiǎn)后的表達(dá)式為：F=AB+AC第第4 4章章 組合邏輯電路組合邏輯電路畫出邏輯電路圖：若題目要求用與非門實(shí)現(xiàn)，如何實(shí)現(xiàn)？若題目要求用與非門實(shí)現(xiàn)，如何實(shí)現(xiàn)？&1FAB&C第第4 4章章 組合邏輯電路組合邏輯電路【例例4-5】用門電路設(shè)計(jì)一個(gè)將用門電路設(shè)計(jì)一個(gè)將8421BCD碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余3碼的變換電路。碼的變換電路。 該電路輸入為該電路輸入為8421BCD碼，輸出為余碼

13、，輸出為余3碼，因此它是碼，因此它是一個(gè)四輸入、一個(gè)四輸入、四輸出四輸出的碼制變換電路。根據(jù)兩種的碼制變換電路。根據(jù)兩種BCD碼 的 編 碼 關(guān) 系 ， 列 出 真 值 表 ， 如 表碼 的 編 碼 關(guān) 系 ， 列 出 真 值 表 ， 如 表 4- 5 所 示 。所 示 。解：解： 分析題意，分析題意， 列真值表。列真值表。由于由于8421BCD碼不會(huì)出現(xiàn)碼不會(huì)出現(xiàn)10101111這六種狀態(tài)，這六種狀態(tài)，因此可視為因此可視為無關(guān)項(xiàng)無關(guān)項(xiàng)。第第4 4章章 組合邏輯電路組合邏輯電路A B C DE3 E2 E1 E00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0

14、10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 例4-5真值表 第第4 4章章 組合邏輯電路組合邏輯電路 寫出輸出函數(shù)表達(dá)式。 第第4 4章章 組合邏輯電路組合邏輯電路 題目沒有具體指定用哪一種門電路，因此可以從門電路的數(shù)量、種類、速度等方面綜合折衷考慮，選擇最佳方案。首先得出最簡(jiǎn)與或式，然后進(jìn)行函數(shù)式變換。變換時(shí)一方面應(yīng)盡量利用公共項(xiàng)以減少門的數(shù)量，另一方面減

15、少門的級(jí)數(shù)，以減少傳輸延遲時(shí)間，因而得到輸出函數(shù)式為 DEDCDCCDDCEDCBDCBDCBDBCBDCBEBDBCABDBCAE0123)()()(第第4 4章章 組合邏輯電路組合邏輯電路 畫邏輯電路。 該電路采用了三種門電路，速度較快，邏輯圖如下。1&11&11E3E2E1E0ABCD第第4 4章章 組合邏輯電路組合邏輯電路 全減器有三個(gè)輸入變量：被減數(shù)An、減數(shù)Bn、低位向本位的借位n；有兩個(gè)輸出變量：本位差Dn、本位向高位的借位C n+1。全減器真值表 An Bn CnCn+1 Dn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 11 11 00 10 00 0 1 1 【例例4-6】設(shè)計(jì)一個(gè)一位全減器。設(shè)計(jì)一個(gè)一位全減器。 列真值表。第第4 4章章 組合邏輯電路組合邏輯電路寫邏輯函數(shù)式。 首先畫出Cn+1和Dn的卡諾圖如圖所示，然后根據(jù)選用的三種器件將Cn+1、Dn分別化簡(jiǎn)為相應(yīng)的函數(shù)式。由于該電路有兩個(gè)輸出函數(shù)，因此化簡(jiǎn)時(shí)應(yīng)從整體出發(fā)，盡量利用公共項(xiàng)使整個(gè)電路門數(shù)最少，而不是將每個(gè)輸出函數(shù)化為最簡(jiǎn)。第第4 4章章 組合邏輯電路組合邏輯電路nnnnnnnnnnnnnnnnnnnnBACACBCCBACBACBA