DSP最小系統(tǒng)綜合版最終版ppt課件

1、SZU-TI DSPs Lab TMS320C54X最小系統(tǒng)設計n電源n時鐘電路n復位電路SZU-TI DSPs Lab1.電源部分DSP采用低電壓方式，可以大大降低DSP芯片的功耗，DSP芯片的電源分兩種，即內核電源(CVdd)和I/O電源(DVdd) 。I/O電源采用3.3V電壓，內核供電為1.8V。SZU-TI DSPs Lab以芯片TPS73HD318設計DSP的電源內核電源1.8VI/O電源3.3VTPS73HD318采用了雙電源供電機制，以獲得更好的電采用了雙電源供電機制，以獲得更好的電源性能，其任務電壓為源性能，其任務電壓為3.3V和和1.8V。與。與3.3V供電相比，供電相比，

2、1.8V供電可以大大降低功耗。外部接口引腳仍采用供電可以大大降低功耗。外部接口引腳仍采用3.3V電壓，便于直接與外部低壓器件接口，而無需額外的電電壓，便于直接與外部低壓器件接口，而無需額外的電平轉換。芯片還提供了兩個寬度為平轉換。芯片還提供了兩個寬度為200ms的低電平復位的低電平復位脈沖。脈沖。SZU-TI DSPs Lab42.時鐘電路nTMS320VC5402內部有震蕩電路，外接晶體及負載電容即可正常任務。當然也可以不運用內部震蕩電路，直接輸入時鐘信號。n留意：當運用外接晶體時，要配置正確的負載電容0-30pF，使輸出時鐘頻率準確、穩(wěn)定。nTMS320VC5402有片內鎖相環(huán)PLLPha

3、se-Locked Loops)可以對輸入的時鐘信號進展分頻或者是倍頻。SZU-TI DSPs LabTMS320VC5402 片內PLL分頻及倍頻系數(shù)由片內存放器CLKMD控制，CLKMD上電時的值由上電時對外部管腳CLKMD1、 CLKMD2、 CLKMD3電平采樣設定。SZU-TI DSPs Lab 基于以上原那么，以系統(tǒng)基于以上原那么，以系統(tǒng)任務時鐘為任務時鐘為20MHz為例為例，選用，選用10MHz無源晶體無源晶體的時鐘電路如下圖。圖中的時鐘電路如下圖。圖中根據(jù)根據(jù)5402時鐘配置原那時鐘配置原那么，將么，將5402的的CLKMDl、CLKMD2、CLKMD3引腳分別配置為高電平、引

4、腳分別配置為高電平、低電平、低電平，因此復低電平、低電平，因此復位時系統(tǒng)的任務頻率為外位時系統(tǒng)的任務頻率為外部參考時鐘源部參考時鐘源(10MHz)的兩的兩 倍，即倍，即20 MHz。時鐘設計圖時鐘設計圖SZU-TI DSPs Lab3. 3. 復位電路設計復位電路設計當時鐘電路任務后，只需在 引腳上出現(xiàn)2個外部時鐘周期以上的低電平，芯片內部一切電路存放器都初始化復位。只需當此引腳變?yōu)楦唠娖胶?，芯片內的程序才可以?FF80h地址開場執(zhí)行。RSSZU-TI DSPs LabTMS320VC54X復位有三種方式，即上電復位、手動復位、軟件復位。前兩種是經過硬件電路實現(xiàn)的復位，后一種是經過指令方式實現(xiàn)的復位。SZU-TI DSPs Lab在系統(tǒng)剛接通電源時，復位電路應處于低電平以使系統(tǒng)從一個初始形狀開場。這段低電平常間應該大于系統(tǒng)的晶體振蕩啟振時間，以便避開振蕩器啟振時的非線性特性對整個系統(tǒng)的影響。任務中復位那么要求復位的低電