數(shù)字電子技術期末復習考試題庫及答案

1、第1單元 能力訓練檢測題20一、填空題1、由二值變量所構成的因果關系稱為 邏輯關系。能夠反映和處理_邏輯一關系的 數(shù)學工具稱為邏輯代數(shù)。2、 在正邏輯的約定下，“1”表示_高_電平，“0”表示_低_電平。3、 數(shù)字電路中，輸入信號和輸出信號之間的關系是邏輯一關系，所以數(shù)字電路也稱 為_邏輯一電路。在邏輯_關系中，最基本的關系是 _與邏輯_、_或邏輯_和_非邏輯_。4、 用來表示各種計數(shù)制數(shù)碼個數(shù)的數(shù)稱為基數(shù)_，同一數(shù)碼在不同數(shù)位所代表的 _權_不同。十進制計數(shù)各位的 _基數(shù)一是10, _位權_是10的幕。5、8421_ BCD碼和2421碼是有權碼； 余3_碼和格雷碼是無權碼。6、一進位計數(shù)制

2、_是表示數(shù)值大小的各種方法的統(tǒng)稱。一般都是按照進位方式來實現(xiàn)計數(shù)的，簡稱為 _數(shù)_制。任意進制數(shù)轉換為十進制數(shù)時，均采用_按位權展開求和一的方法。7、 十進制整數(shù)轉換成二進制時采用 除2取余一法；十進制小數(shù)轉換成二進制時采用 -乘2取整法。&十進制數(shù)轉換為八進制和十六進制時，應先轉換成二進_制，然后再根據(jù)轉換的二進數(shù)，按照三個數(shù)碼一組轉換成八進制；按 _四個數(shù)碼_一組轉換成十六 進制。9、 邏輯代數(shù)的基本定律有 交換_律、一結合一律、分配律、一反演_律和一非非一律。10、 最簡與或表達式是指在表達式中_與項中的變量 最少，且_或項一也最少。13、卡諾圖是將代表最小項_的小方格按相鄰原則排列而構

3、成的方塊圖?？ㄖZ 圖的畫圖規(guī)則：任意兩個幾何位置相鄰的 _最小項_之間，只允許_一位變量_的取值不同。14、 在化簡的過程中，約束項可以根據(jù)需要看作_1_或0_。二、判斷正誤題1、奇偶校驗碼是最基本的檢錯碼，用來使用PCM方法傳送訊號時避免出錯。（對）2、 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（對）3、 8421BCD碼、2421BCD碼和余3碼都屬于有權碼。（錯）4、 二進制計數(shù)中各位的基是 2,不同數(shù)位的權是2的幕。（對）3、 每個最小項都是各變量相“與”構成的，即n個變量的最小項含有n個因子。（對）4、因為邏輯表達式 A+B+AB=A+B成立，所以AB=0成立。（錯）5、 邏輯函數(shù)F=

4、AB+ AB+ BC+B C已是最簡與或表達式。（錯）6、 利用約束項化簡時，將全部約束項都畫入卡諾圖，可得到函數(shù)的最簡形式。（錯）7、 卡諾圖中為1的方格均表示邏輯函數(shù)的一個最小項。（對）&在邏輯運算中，“與”邏輯的符號級別最高。9、標準與或式和最簡與或式的概念相同。10、二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。三、選擇題B )1、邏輯函數(shù)中的邏輯“與”和它對應的邏輯代數(shù)運算關系為（A、邏輯加B、邏輯乘C、邏輯非2.、十進制數(shù)100對應的二進制數(shù)為（C )。A、 1011110B、 1100010C、 1100100110001003、和邏輯式AB表示不同邏輯關系的邏輯式是

5、（A、 A BB、A *BC、B )。AB A4、數(shù)字電路中機器識別和常用的數(shù)制是（A )。A、二進制B、八進制C、十進制D、十六進制5、以下表達式中符合邏輯運算法則的是（2A、C C=C2B、1 + 仁10C、0 1B十* L1 12C -J1屏&d&3、用與非門設計一個三變量的多數(shù)表決器邏輯電路。（10分）設計：根據(jù)題目要求寫出邏輯功能真值表如下：ABCF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:F 二 ABC ABC ABC ABC 二 AB AC BC =AB * BC * AC根據(jù)上

6、述最簡式畫出相應邏輯電路圖如下：F4、用與非門設計一個組合邏輯電路，完成如下功能：只有當三個裁判（包括裁判長）或裁判長和一個裁判認為杠鈴已舉起并符合標準時，按下按鍵，使燈亮（或鈴響），表示此次舉重成功，否則，表示舉重失敗。設計：根據(jù)題意取三個裁判分別為輸入變量A、B、C，A為裁判長，設按下按鍵輸入為1否則為0，舉重成功為1,舉重失敗為0,據(jù)題意列出相應真值表如下：ABCF0 0 000 0 100 1 000 1 101 0 001 0 111 1 011 1 11根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:F 二 ABC ABC ABC 二 AB AC二 AB AC根據(jù)上述最簡式畫出相應

7、邏輯電路圖如下：第4單元 能力訓練檢測題一、填空題1、 兩個與非門構成的基本 RS觸發(fā)器的功能有_置0_、_置1_和保持_。電路中 不允許兩個輸入端同時為 _低電平_，否則將出現(xiàn)邏輯混亂。2、 通常把一個 CP脈沖引起觸發(fā)器多次翻轉的現(xiàn)象稱為空翻有這種現(xiàn)象的觸 發(fā)器是_鐘控的RS_觸發(fā)器，此類觸發(fā)器的工作屬于 _電平_觸發(fā)方式。3、 為有效地抑制“空翻”，人們研制出了邊沿觸發(fā)方式的主從型JK_觸發(fā)器 和_維持阻塞型D_觸發(fā)器。4、 JK觸發(fā)器具有置0_、置1_、保持和翻轉四種功能。欲使JK觸發(fā) 器實現(xiàn)Qn1=Qn的功能，則輸入端 J應接高電平1_，K應接高電平1_。5、D觸發(fā)器的輸入端子有 _

8、1_個，具有_置0_和置1_的功能。6、 觸發(fā)器的邏輯功能通?？捎锰卣髯h程_、_狀態(tài)轉換圖_、_功能真值表_和 時序波形圖_等多種方法進行描述。7、組合邏輯電路的基本單元是 門電路，時序邏輯電路的基本單元是 觸發(fā)器。8、 JK觸發(fā)器的次態(tài)方程為 _Qn+1 = j QnK Qn_ ； D觸發(fā)器的次態(tài)方程為 _Qn+1 = Dn_。9、 觸發(fā)器有兩個互非的輸出端 Q和Q，通常規(guī)定Q=1, Q=0時為觸發(fā)器的1_狀 態(tài)；Q=0, Q =1時為觸發(fā)器的0_狀態(tài)。10、 兩個與非門組成的基本 RS觸發(fā)器，正常工作時，不允許R=S=_0，其特征方程為Qn S RQ n ，約束條件為|r S =1 。11

9、、 鐘控的RS觸發(fā)器，在正常工作時，不允許輸入端R=S= . 1_，其特征方程為 Qn 12、 把JK觸發(fā)器兩個輸入端子連在一起作為一個輸入就構成了 T觸發(fā)器，T觸 發(fā)器具有的邏輯功能是 保持_和_翻轉_。13、讓_T_觸發(fā)器恒輸入“ 1”就構成了 T觸發(fā)器，這種觸發(fā)器僅具有 翻轉功 能。二、正誤識別題 僅具有保持和翻轉功能的觸發(fā)器是RS觸發(fā)器。（錯） 基本的RS觸發(fā)器具有“空翻”現(xiàn)象。（錯） 鐘控的RS觸發(fā)器的約束條件是：R + S=0。（錯）n JK觸發(fā)器的特征方程是：Qn 1 =JQ - KQn。（錯） D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。（對） CP=0時，由于JK觸發(fā)器的導引門

10、被圭寸鎖而觸發(fā)器狀態(tài)不變。（對） =S RQn （ CP =1），約束條件為SR=0。7、主從型JK觸發(fā)器的從觸發(fā)器開啟時刻在CP下降沿到來時。&觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)。9、維持阻塞D觸發(fā)器狀態(tài)變化在 CP下降沿到來時。10、凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。、選擇題1、僅具有置“ 0”和置“ 1”功能的觸發(fā)器是A、基本RS觸發(fā)器B、鐘控RS觸發(fā)器C、D觸發(fā)器D、JK觸發(fā)器2、由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合A、0001C、10113、鐘控RS觸發(fā)器的特征方程是（A、Qn 1 Qnn 1 二R SQnC、QD )。Qn 1 =S QnQ n 1 =

11、 S RQn4、僅具有保持和翻轉功能的觸發(fā)器是B )A、JK觸發(fā)器B、T觸發(fā)器C、D觸發(fā)器5、觸發(fā)器由門電路構成，但它不同門電路功能，主要特點是具有（A、翻轉功能B、6、TTL集成觸發(fā)器直接置A、Rd =1 , Sd =0C、保持高電平“ 1 ”7、8、9、C ）D、置0置1功能C、記憶功能0端Rd和直接置1端SD在觸發(fā)器正常工作時應（CRd =0 , Sd =1保持功能D、保持低電平“ 0”按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（A、高電平觸發(fā)和低電平觸發(fā)B、上升沿觸發(fā)和下降沿觸發(fā)C、電平觸發(fā)或邊沿觸發(fā)D、輸入觸發(fā)或時鐘觸發(fā)按邏輯功能的不同，雙穩(wěn)態(tài)觸發(fā)器可分為A、RS、JK、D、T 等主

12、從型和維持阻塞型C、TTL型和MOS型上述均包括為避免“空翻”現(xiàn)象，應采用（A、主從觸發(fā)）方式的觸發(fā)器。B、邊沿觸發(fā)C、電平觸發(fā)10、為防止“空翻”A、TTL，應采用（ C ）結構的觸發(fā)器。C、主從或維持阻塞B、MOS四、簡述題1、時序邏輯電路的基本單元是什么？組合邏輯電路的基本單元又是什么？ 答：時序邏輯電路的基本單元是觸發(fā)器，組合邏輯電路的基本單元是門電路。2、何謂“空翻”現(xiàn)象？抑制“空翻”可采取什么措施？答：在時鐘脈沖 CP= 1期間，觸發(fā)器的輸出隨輸入發(fā)生多次翻轉的現(xiàn)象稱為空翻。 抑制空翻的最好措施就是讓觸發(fā)器采取邊沿觸發(fā)方式。3、 試分別寫出鐘控 RS觸發(fā)器、JK觸發(fā)器和D觸發(fā)器的特

13、征方程。答：鐘控RS觸發(fā)器的特征方程：Qn*匚S+RQn ( CP：1), SR=0 (約束條件)； JK觸發(fā)器的特征方程：Qn + ZjQ + KQn ； D觸發(fā)器的特征方程：Qn +1= Dno4、 你能否推出由兩個或非門組成的基本RS觸發(fā)器的功能？寫出其真值表。答：由兩個或非門組成的基本RS觸發(fā)器如圖所示，其功能與鐘控RS觸發(fā)器相同，所不同點 是或非門構成的基本 RS觸發(fā)器是電平觸發(fā)方式， 沒有時鐘脈沖控制。功能真值表也與鐘控 RS觸發(fā)器完全相同。五、分析題或非門構成的基本 RS觸發(fā)器J和K及CP脈沖波形如圖4.23所示,1、已知TTL主從型JK觸發(fā)器的輸入控制端 試根據(jù)它們的波形畫出相

14、應輸出端Q的波形。cp丄L廠L_rm1 1 1 1n1II_11K圖4.23 題4.5.1波形圖2、寫出圖4.24所示各邏輯電路的次態(tài)方程。解：(a)圖：Qn* =A(b)圖：Qn+=Dn(c)圖：Qn1&(d)圖：Qn*(e)圖：Qn*&(f)圖：Qn*QnQ(a)Q(e)圖4.24題4.5.2邏輯圖3、分析圖4.25所示邏輯功能。CPQoQIJ CLIJ CLIKIKFFo1圖 4.25解: (1)驅動方程：Jo=1 , Ko=1J i - Qo = K1(2)狀態(tài)方程:Qo二 JoQ0KoQ0 二 Q0Qin 1 丄 JiQin KiQ； nQO1 匸 Qin(3)輸出方程：YnaQO1

15、(4)狀態(tài)轉換圖(右圖所示)：(5)功能：同步的、穆爾型的、四進制加法器。I94、電路如圖4.26所示:(1) 圖示電路中采用什么觸發(fā)方式；(2) 分析下圖所示時序邏輯電路，并指出其邏輯功能；(3) 設觸發(fā)器初態(tài)為0，畫出在CP脈沖下Qo和Qi的波形。“ 1”J Q4JQ-QCcCK QKQQiCP-rtn-n-TLQo36Rd圖4.26 題4.5.4邏輯圖解：JK觸發(fā)器采用的都是邊沿觸發(fā)方式；分析電路：電路驅動方程：Jo= Ko= 1, J1 = K1 = Qo,將驅動方程代入觸發(fā)器的特征方程可得：Qon 1 =Qon , Q1n QonQ1n - QonQ1n。功能真值表：Q1nQonn+

16、1Q1n+1Qoooo1o11o1o1111oo由功能真值表可看出，這是一個 2位四進制加計數(shù)器。電路初態(tài)為o，畫出其時序波形圖如下:CPQoQ1_TTTTTTTTTTTT_rL-TL：；!1pI1IILJ_LJ_iI*i-y.iiIIfL第5單元 能力訓練檢測題一、填空題1、時序邏輯電路通常由 _組合邏輯電路_和_存儲電路兩部分組成。2、 根據(jù)時序邏輯電路按各位觸發(fā)器接受_時鐘脈沖控制_信號的不同，可分為_同_步 時序邏輯電路和_異_步時序邏輯電路兩大類。3、通常用驅動方程_、_狀態(tài)方程和輸出方程來描述時序邏輯電路。4、 時序邏輯電路按照各位觸發(fā)器觸發(fā)器的時鐘脈沖是否相同可分為_同步時序邏

17、輯電路_和_異步時序邏輯電路 _兩大類。5、 時序邏輯電路中僅有存儲電路輸出時，構成的電路類型通常稱為 _莫爾一型時序邏 輯電路；如果電路輸出除存儲電路輸出外，還包含組合邏輯電路輸出端時，構成的電路類型稱為米萊一型時序邏輯電路。6、 可以用來暫時存放數(shù)據(jù)的器件稱為寄存器若要存儲4位二進制代碼，該 器件必須有_4位_觸發(fā)器。7、 時序邏輯電路中某計數(shù)器中的無效碼若在開機時出現(xiàn)，不用人工或其它設備的干 預，計數(shù)器能夠很快自行進入 有效循環(huán)體_，使無效碼不再出現(xiàn)的能力稱為 _自啟動_能 力。&若構成一個六進制計數(shù)器，至少要采用三位觸發(fā)器，這時構成的電路有_6_個有效狀態(tài)，_2_個無效狀態(tài)。9、移位寄

18、存器除有 存儲代碼的功能外，還有 _移位功能。10、 用四位移位寄存器構成環(huán)行計數(shù)器時，有效狀態(tài)共有_4_個；若構成扭環(huán)計數(shù)器 時，其有效狀態(tài)是_8_個。11、寄存器是可用來存放數(shù)碼、運算結果或指令的電路，通常由具有存儲功能的多位觸發(fā)一器組合起來構成。一位 觸發(fā)一器可以存儲1個二進制代碼，存放 n個二進制代 碼的寄存器，需用 門位_觸發(fā)_器來構成。12、 74LS194是典型的四位_TTL_型集成雙向移位寄存器芯片，具有 左移和右移_、 并行輸入、_保持數(shù)據(jù)_和_清除數(shù)據(jù)一等功能。13、 通常模值相同的同步計數(shù)器比異步計數(shù)器的結構復雜工作速度快_。、判斷題1、 集成計數(shù)器通常都具有自啟動能力。

19、（對）2、 使用3個觸發(fā)器構成的計數(shù)器最多有8個有效狀態(tài)。（對）3、 同步時序邏輯電路中各觸發(fā)器的時鐘脈沖CP不一定相同。（錯）4、 利用一個74LS90可以構成一個十二進制的計數(shù)器。（錯）5、 用移位寄存器可以構成 8421BCD碼計數(shù)器。（錯）6、 555電路的輸出只能出現(xiàn)兩個狀態(tài)穩(wěn)定的邏輯電平之一。（對）7、 施密特觸發(fā)器的作用就是利用其回差特性穩(wěn)定電路。（錯）&莫爾型時序邏輯電路，分析時可以不寫輸出方程。（對）9、 十進制計數(shù)器是用十進制數(shù)碼“ 09”進行計數(shù)的。（錯）10、 利用集成計數(shù)器芯片的預置數(shù)功能可獲得任意進制的計數(shù)器。（對）三、選擇題1、描述時序邏輯電路功能的兩個必不可少的

20、重要方程式是（B ）。A、次態(tài)方程和輸出方程B、次態(tài)方程和驅動方程C、驅動方程和時鐘方程D、驅動方程和輸出方程2、用8421BCD碼作為代碼的十進制計數(shù)器，至少需要的觸發(fā)器個數(shù)是（C ）。A、2B、3C、4D、53、 按觸發(fā)器狀態(tài)轉換與時鐘脈沖CP的關系分類，計數(shù)器可分為（A ）兩大類。A、同步和異步B、加計數(shù)和減計數(shù)C、二進制和十進制4、 能用于脈沖整形的電路是（C ）。A、雙穩(wěn)態(tài)觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、施密特觸發(fā)器5、由3級觸發(fā)器構成的環(huán)形和扭環(huán)形計數(shù)器的計數(shù)模值依次為（D ）。A、模6和模3 B、模8和模86、下列敘述正確的是（ D ）A、譯碼器屬于時序邏輯電路C、555定時器是典型的

21、時序邏輯電路C、模6和模8D、模3和模6B、寄存器屬于組合邏輯電路D、計數(shù)器屬于時序邏輯電路C、比較器的閾值電壓D、置“ 0”端R的電平值7、利用中規(guī)模集成計數(shù)器構成任意進制計數(shù)器的方法是（B ）A、復位法B、預置數(shù)法C、級聯(lián)復位法8、設計1個能存放8位二進制代碼的寄存器，需A )觸發(fā)器。A、8位B、2位C、3位D、4位9、在下列器件中，不屬于時序邏輯電路的是（C)A、計數(shù)器B、序列信號檢測器C、全加器D、寄存器10、改變555定時電路的電壓控制端 CO的電壓值，可改變（C )A、555定時電路的高、低輸出電平B、開關放電管的開關電平四、簡述題1、說明同步時序邏輯電路和異步時序邏輯電路有何不同

22、？答：同步時序邏輯電路的各位觸發(fā)器是由同一個時鐘脈沖控制的；異步時序邏輯電 路的各位觸發(fā)器的時鐘脈沖控制端各不相同，狀態(tài)變化發(fā)生的時間通常也不相同。2、鐘控的RS觸發(fā)器能用作移位寄存器嗎？為什么？答：移位寄存器除寄存數(shù)據(jù)外，還能將數(shù)據(jù)在寄存器內移位，因此鐘控的RS觸發(fā)器不能用做這類寄存器，因為它具有“空翻”問題，若用于移位寄存器中，很可能造成 一個CP脈沖下多次移位現(xiàn)象。用作移位寄存器的觸發(fā)器只能是克服了“空翻”現(xiàn)象的邊沿觸發(fā)器。3、何謂計數(shù)器的自啟動能力？答：所謂自啟動能力：指時序邏輯電路中某計數(shù)器中的無效狀態(tài)碼，若在開機時出 現(xiàn)，不用人工或其它設備的干預，計數(shù)器能夠很快自行進入有效循環(huán)體，

23、使無效狀態(tài)碼 不再出現(xiàn)的能力。4、施密特觸發(fā)器具有什么顯著特征？主要應用有哪些？答：施密特觸發(fā)器的顯著特征有兩個：一是輸出電壓隨輸入電壓變化的曲線不是單 值的，具有回差特性；二是電路狀態(tài)轉換時，輸出電壓具有陡峭的跳變沿。利用施密特 觸發(fā)器可對電路中的輸入電信號進行波形整形、波形變換、幅度鑒別及脈沖展寬等。五、分析題Q3D2、電路及時鐘脈沖、輸入端 D的波形如圖5.42所示，設起始狀態(tài)為“ 000”。試畫 出各觸發(fā)器的輸出時序圖，并說明電路的功能。1、試用74LS161集成芯片構成十二進制計數(shù)器。要求采用反饋預置法實現(xiàn)。 解：CP Ln_I_I_n_nI_ID -1I圖5.42檢測題5.5.2邏

24、輯圖解：分析：（1 ）電路為同步的米萊型時序邏輯電路；(3)根據(jù)上述方程，寫出相應的邏輯功能真值表:CPDQ1nQ2nQ3nr+1Q1r+1Q2n+1Q1J00000002 J10001003 J01000104 J00100015 J0001000從功能真值表中可看出，該電路屬于右移移位寄存器。其時序邏輯圖如圖中紅筆示。(2 )各觸發(fā)器的驅動方程:Ji=DKi= D各觸發(fā)器的次態(tài)方程:Q；13、已知計數(shù)器的輸出端Q2、Qi、Qo的輸出波形如圖5.43所示，試畫出對應的狀態(tài)轉換圖，并分析該計數(shù)器為幾進制計數(shù)器。CP1JC11K1JC11K-C11K O-i解：J1 = K1 = Q3n 1nn

25、Q1Q3 二 Q1圖5.44檢測題5.5.4邏輯電路圖J2 = k2nnJ3 = Q1 Q2_ n K3 = Q3n 十n _nQ2=Q2 Q1n出Q3=亠 nnnl_nQ3 Q2 Q1F Q3*圖5.43檢測題5.5.3時序波形圖解：狀態(tài)轉換關系為：101t 010 011 t 000 100 001 t 110。該計數(shù)器為七進制計數(shù)器。4、分析圖5.44所示時序邏輯電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和 輸出方程，畫出電路的狀態(tài)轉換圖，說明電路能否自選啟動。Q1Q2功能轉換真值表:小 nQ3nQ2nQ1n+1Q3n+1Q2n+1Q1F000001000101000100110011

26、10001000001101011111001011110011第6單元 能力訓練檢測題一、填空題：1、一個存儲矩陣有 64行、64列，則存儲容量為_4096_個存儲單元。2、動態(tài)MOS存儲單元是利用 電容C上存儲的電壓 存儲信息的，為了不丟失信 息，必須_不斷刷新_。3、EPROM的存儲單元是在 MOS管中置入浮置柵的方法實現(xiàn)的。寫入程序時，在漏極和襯底之間加足夠高的 _反向脈沖電壓 _，可使PN結產生_雪崩擊穿_，產生的 高能電子穿透二氧化硅絕緣層進入_浮置柵_中。當將外部提供的電源去掉后，_浮置柵_中的電子無放電回路而被保留下來。4、 半導體存儲器按照存、取功能上的不同可分為只讀存儲器

27、ROM_和隨機存 取存儲器RAM_兩大類。其中只讀存儲器ROM_事先存入的信息不會因為下電而丟 失；而隨機存取存儲器 RAM_關閉電源或發(fā)生斷電時，其中的數(shù)據(jù)就會丟失。5、存儲器的兩大主要技術指標是 _存儲容量_和存取速度_。6、RAM主要包括地址譯碼器_、_存儲矩陣_和_讀/寫控制_電路三大部分。7、存儲器容量的擴展方法通常有 字_擴展、位一擴展和_字、位同時一擴展三種方式。8、 ROM按照存儲信息寫入方式的不同可分為固定_ROM、可編程的_PROM、2_可光擦除可編程_的EPROM和可電擦除可編程_的E PROM。二、判斷正、誤題1、 RAM的片選信號CS= “0”時被禁止讀寫。（錯）2、

28、 EPROM是采用浮置柵技術工作的可編程存儲器。（對）3、 ROM和RAM中存入的信息在電源斷掉后都不會丟失。（錯）4、 1024 X 1位的RAM中，每個地址中只有 1個存儲單元。（對）5、 可編程存儲器的內部結構都存在 與陣列和或陣列。（對）6、 存儲器字數(shù)的擴展可以利用外加譯碼器控制數(shù)個芯片的片選輸入端來實現(xiàn)。（對）7、 所有的半導體存儲器在運行時都具有讀和寫的功能。（錯）8、 ROM的每個與項（地址譯碼器的輸出）都一定是最小項。（對）三、選擇題1、一個容量為1K X 8的存儲器有（B）個存儲單元。A.8B.8KC.8000D.90182、要構成容量為 4K X 8的RAM，需要（D ）

29、片容量為 256X 4的RAM。A.2B.4C.8D.323、尋址容量為16K X 8的RAM需要（C）根地址線。A.4B.8C.14D.164、 某存儲器具有 8 根地址線和 8根雙向數(shù)據(jù)線，則該存儲器的容量為（C）。A.8 X3B.8K X8C.256 X8D. 256 X2565、隨機存取存儲器具有（A ）功能。A.讀/寫B(tài).無讀/寫C只讀D.只寫6、欲將容量為 128X1 的 RAM 擴展為 1024X 8，則需要控制各片選端的輔助譯碼器 的輸出端數(shù)為（ D）。A.1B.2C.3D.87、只讀存儲器ROM在運行時具有（A）功能。A.讀/無寫B(tài).無讀/寫C.讀/寫D.無讀/無寫8、 只讀

30、存儲器 ROM 中的內容，當電源斷掉后又接通，存儲器中的內容（D）。A.全部改變B.全部為0C.不可預料D.保持不變9、隨機存取存儲器 RAM 中的內容，當電源斷掉后又接通，存儲器中的內容（ C）。A.全部改變B.全部為1 C.不確定D.保持不變10、一個容量為 512X 1 的靜態(tài) RAM 具有（ A）。A. 地址線 9 根，數(shù)據(jù)線 1 根B. 地址線 1 根，數(shù)據(jù)線 9 根C.地址線512根，數(shù)據(jù)線9根D.地址線9根，數(shù)據(jù)線512根四、簡答題1 、現(xiàn)有（ 1024BX 4） RAM 集成芯片一個，該 RAM 有多少個存儲單元？有多少條 地址線？該 RAM 含有多少個字？其字長是多少位？訪問

31、該 RAM 時，每次會選中幾個存 儲單元？答：該 RAM 集成芯片有 4096 個存儲單元；地址線為 10 根；含有 1024 個字，字長 是 4 位；訪問該 RAM 時，每次會選中 4 個存儲單元。2、什么是 ROM ？什么是 RAM ？它們的結構組成相同嗎？二者的主要區(qū)別是什么？ 答：按存取方式分類，半導體存儲器則可分為隨機存取存儲器（RAM ）和只讀存儲器（ ROM ）兩種形式。 RAM 是能夠通過指令隨機地、個別地對其中各個單元進行讀/寫操作的一類存儲器；ROM是計算機系統(tǒng)的在線運行過程中，只能對其進行讀操作，而不能進行寫操作的一類存儲器。RAM和ROM都是由地址譯碼器、存儲矩陣和讀/寫控制電路所組成；RAM與ROM的根本區(qū)別在于：正常工作狀態(tài)下，ROM只能讀出不能寫 入，而RAM則既能讀出又能寫入。3、若存儲器的容量為256KX8位，其地址線為多少位？數(shù)據(jù)線數(shù)？若存儲器的容量為512MX 8位，其地址線又為多少位 ？答：存儲器容量=字數(shù)X位數(shù)，當存儲器的容量為256KX8位時，可得字數(shù)為2n=256*1024，則地址線n=18位，數(shù)據(jù)線為8位；當存儲器的容量為 512MX8位，可得 2n=512*10