一種2-1-1型MASH∑-△調(diào)制器的系統(tǒng)設(shè)計(jì)

1、一種2-1-1型MASH-調(diào)制器的系統(tǒng)設(shè)計(jì)1引言片上系統(tǒng)(SystemonChip)已經(jīng)成為集成電路設(shè)計(jì)發(fā)展的必然趨勢(shì)。在片上系統(tǒng)中，模數(shù)轉(zhuǎn)換器作為模擬世界和數(shù)字世界的橋梁扮演著重要的角色。隨著CMOS工藝的進(jìn)步，關(guān)鍵尺寸不斷縮小，這使得數(shù)字部分的電路可以做到更低的功耗和更小的面積，但是模擬部分的電路卻未必如此。更低的工作電壓意味著需要更大的功耗和更復(fù)雜的電路結(jié)構(gòu)來(lái)保證運(yùn)算放大器有相應(yīng)的動(dòng)態(tài)范圍。因此，很多SOC產(chǎn)品采用的工藝升級(jí)以后，DSP部分的成本相應(yīng)減小了1 引言片上系統(tǒng)(SystemonChip)已經(jīng)成為集成電路設(shè)計(jì)發(fā)展的必然趨勢(shì)。在片上系統(tǒng)中，模數(shù)轉(zhuǎn)換器作為模擬世界和數(shù)字世界的橋梁扮

2、演著重要的角色。隨著CMOS工藝的進(jìn)步，關(guān)鍵尺寸不斷縮小，這使得數(shù)字部分的電路可以做到更低的功耗和更小的面積，但是模擬部分的電路卻未必如此。更低的工作電壓意味著需要更大的功耗和更復(fù)雜的電路結(jié)構(gòu)來(lái)保證運(yùn)算放大器有相應(yīng)的動(dòng)態(tài)范圍。因此，很多SOC產(chǎn)品采用的工藝升級(jí)以后，DSP部分的成本相應(yīng)減小了，但是ASP部分的成本并沒(méi)有減小。20世紀(jì)60年代面世的-ADC利用過(guò)采樣和噪聲整形技術(shù)，放寬了對(duì)模擬電路的要求，通過(guò)速度換取精度，減小了模擬電路的規(guī)模，更有利于與先進(jìn)的CMOS工藝集成。目前，隨著開(kāi)關(guān)電容技術(shù)的成熟，離散時(shí)間-ADC已在高分辨率、中低速的場(chǎng)合得到廣泛應(yīng)用。因?yàn)?調(diào)制器的采樣時(shí)鐘周期和信號(hào)周

3、期相差較大，即過(guò)采樣率較高和電路非線性的本質(zhì)特征，所以即便使用目前配置較高的計(jì)算機(jī)，對(duì)一個(gè)高精度-調(diào)制器的晶體管級(jí)仿真也需要相當(dāng)長(zhǎng)的時(shí)間，這對(duì)設(shè)計(jì)者為了得到理想信噪比而對(duì)電路進(jìn)行結(jié)構(gòu)改進(jìn)和性能優(yōu)化是十分不利的。業(yè)界對(duì)-ADC提出了很多種行為級(jí)的仿真方法，其中較為流行的方法是采用MATLAB中的SIMULINK工具箱。它能夠?qū)σ恍┲匾姆抢硐胍蛩剡M(jìn)行建模，使設(shè)計(jì)者可以在時(shí)域很好地預(yù)估-調(diào)制器的性能，大大提高了設(shè)計(jì)效率。首先，本文討論了開(kāi)關(guān)電容-調(diào)制器幾種重要的非理想因素和行為級(jí)模型。其次，本文以2-1-1結(jié)構(gòu)-MASH調(diào)制器為例，介紹了行為級(jí)設(shè)計(jì)方法。2 -調(diào)制器非理想因素建模在-調(diào)制器中，除了

4、量化噪聲外，電路中還有其他非理想因素影響系統(tǒng)的信噪比。通常需要考慮的非理想因素有時(shí)鐘抖動(dòng)、開(kāi)關(guān)的非線性、KTC噪聲和運(yùn)算放大器的非理想?yún)?shù)(等效輸入噪聲、有限帶寬、有限增益、有限壓擺率和運(yùn)放有限擺幅)。下面以圖1開(kāi)關(guān)電容(SC)1階-調(diào)制器為例，對(duì)這些非理想因素做簡(jiǎn)要說(shuō)明，并給出用SIMULINK構(gòu)造的模型。在實(shí)際電路中，采樣時(shí)鐘大多源自晶振或鎖相環(huán)，他們都存在一定的相位噪聲，會(huì)造成采樣時(shí)刻的不確定性，如圖2，這種現(xiàn)象就是時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)對(duì)電路的影響與電路本身的結(jié)構(gòu)和階數(shù)無(wú)關(guān)。在分析時(shí)鐘抖動(dòng)影響時(shí)，只需考察它對(duì)輸入信號(hào)采樣的影響。對(duì)一個(gè)幅度為Av，頻率為fv的正弦輸入信號(hào)，它由時(shí)鐘抖動(dòng)引起的

5、誤差為：假設(shè)t是服從標(biāo)準(zhǔn)差為的正態(tài)高斯分布，其SIMULINK模型可表示如圖3。2.2 開(kāi)關(guān)引起的非線性開(kāi)關(guān)的非線性可由其非線性電阻模型建模。假設(shè)開(kāi)關(guān)由互補(bǔ)CMOS組成，那么它的等效跨導(dǎo)可由下式表示：由上式引起的采樣誤差與輸入信號(hào)有關(guān)，因此會(huì)產(chǎn)生非線性。這種非線性可用MATLAB函數(shù)表示，在系統(tǒng)仿真時(shí)作為一個(gè)模塊調(diào)用。熱噪聲是由載流子運(yùn)動(dòng)造成的。假設(shè)開(kāi)關(guān)的等效電阻為Ron，那么輸入信號(hào)由開(kāi)關(guān)網(wǎng)絡(luò)產(chǎn)生的噪聲功率e2T為：式中K為波爾茲曼常數(shù)，T為絕對(duì)溫度，該開(kāi)關(guān)熱噪聲疊加在輸入信號(hào)上，可用下式表示：上式中n(t)服從高斯正態(tài)分布。該行為級(jí)模型如圖4。積分器有兩個(gè)輸入開(kāi)關(guān)，一個(gè)用于輸入信號(hào)的采樣，

6、一個(gè)用于反饋信號(hào)的采樣，在行為級(jí)仿真時(shí)要同時(shí)考慮這兩個(gè)開(kāi)關(guān)的熱噪聲。運(yùn)算放大器的噪聲主要包括熱噪聲、1f噪聲等，它的影響就相當(dāng)于一個(gè)噪聲電壓疊加在運(yùn)放的輸入端。在低通-調(diào)制器中，1f噪聲和直流失調(diào)可以由自動(dòng)調(diào)零或chop等技術(shù)很好地消除掉；在帶通-調(diào)制器中，它們的影響并不重要。因此，運(yùn)放的等效輸入噪聲v2n在帶內(nèi)可以近似地認(rèn)為是白色的，它可以在時(shí)鐘2(見(jiàn)圖1)由晶體管級(jí)仿真得到。其行為級(jí)模型如圖5。該噪聲等效到積分器前需乘以系數(shù)b(b=CsCf)，見(jiàn)圖6。理想情況下，積分器的直流增益是無(wú)窮大，但是由于受模擬器件本身的限制，積分器的直流增益是有限的，進(jìn)而導(dǎo)致積分器前一次的輸出值只有一部分被疊加到

7、了新的采樣值上。考慮積分器這種泄露現(xiàn)象以后，它的傳輸函數(shù)可以表示為：其SIMULINK創(chuàng)建的模型如圖7。運(yùn)放有限增益對(duì)積分器的影響需要與運(yùn)放有限帶寬和擺率等因素同時(shí)考慮。2.6 運(yùn)放有限帶寬和擺率運(yùn)放的有限帶寬和擺率對(duì)積分器的影響是相互關(guān)聯(lián)的，可以看作是非線性增益。需要分兩種情況考慮。一種是假設(shè)運(yùn)放的擺率很大，那么積分時(shí)間只與運(yùn)放帶寬有關(guān)，在圖1所示的SC積分器中，第n個(gè)積分周期的輸出可以表示為：GBW是當(dāng)運(yùn)放負(fù)載為Cf時(shí)的單位增益帶寬。當(dāng)擺率比輸入信號(hào)最大變化率小時(shí)，積分器會(huì)產(chǎn)生失真。這種情況下可用式(8)表示。有限帶寬和擺率的影響可編寫為MATLAB函數(shù)形式，在系統(tǒng)仿真時(shí)作為一個(gè)模塊調(diào)用。

8、對(duì)運(yùn)放擺幅的建模比較簡(jiǎn)單，可直接調(diào)用SIMULINK中的saturation模塊，如圖7。3 2-1-1型MASH調(diào)制器結(jié)構(gòu)有效位數(shù)ENOB是評(píng)估AD轉(zhuǎn)換器精度的重要技術(shù)指標(biāo)。ENOB與動(dòng)態(tài)范圍DR的關(guān)系為：因此，要想得到高分辨率的轉(zhuǎn)換器，必須有足夠大的動(dòng)態(tài)范圍。調(diào)制器動(dòng)態(tài)范圍與調(diào)制器階數(shù)L，過(guò)采樣率OSR和量化器位數(shù)B的關(guān)系為：由上式可知，增加調(diào)制器量化位數(shù)B可以增加動(dòng)態(tài)范圍，但是多位量化器的非線性提高了系統(tǒng)對(duì)元器件匹配精度的要求，即使采用一些自適應(yīng)算法可以降低這種非線性的影響，但是這又增加了系統(tǒng)的實(shí)現(xiàn)難度。增加過(guò)采樣率OSR也能提高動(dòng)態(tài)范圍，但OSR的提高受工藝水平限制。因此，選擇了合理的

9、OSR后，再通過(guò)提高階數(shù)L進(jìn)一步提高動(dòng)態(tài)范圍。高階-ADC主要有兩種拓?fù)浣Y(jié)構(gòu)：?jiǎn)苇h(huán)和MASH結(jié)構(gòu)。單環(huán)三階以上的-調(diào)制器會(huì)存在穩(wěn)定性問(wèn)題，盡管已有一些技術(shù)可以解決該問(wèn)題，但是大大增加了系統(tǒng)的復(fù)雜性。MASH結(jié)構(gòu)是采用了多個(gè)穩(wěn)定的低階回路級(jí)聯(lián)而成，不存在穩(wěn)定性的問(wèn)題，是比較流行的一種做法。圖8為4階2-1-1MASH結(jié)構(gòu)，前一級(jí)量化噪聲經(jīng)過(guò)整形后作為下一級(jí)調(diào)制器的輸入信號(hào)。理想情況下，當(dāng)系數(shù)滿足表1時(shí)，經(jīng)過(guò)噪聲抵消邏輯后，第一級(jí)和第二級(jí)的量化噪聲被抵消，輸出信號(hào)只與最后一級(jí)的量化噪聲有關(guān)。最后輸出的表達(dá)式為：級(jí)聯(lián)結(jié)構(gòu)的動(dòng)態(tài)范圍DR在式(10)理想值的基礎(chǔ)上減小20log(d3)dB。4 行為級(jí)仿

10、真結(jié)果在設(shè)計(jì)2-1-1MASH-調(diào)制器時(shí)，選取調(diào)制器各級(jí)系數(shù)除了必須滿足表1外，通常還滿足以下原則：(1)使d3盡量減小，避免由此引起的分辨率過(guò)多損失；(2)過(guò)載度盡量大，以獲得較高的峰值信噪比；(3)積分器的輸出擺幅盡量小，尤其是低電壓工作時(shí)更應(yīng)注意這點(diǎn)；(4)模擬部分系數(shù)的選取應(yīng)能使各個(gè)采樣、積分電容版圖可以很好地匹配，并有較小的面積；(5)噪聲抵消邏輯中各系數(shù)的選取應(yīng)考慮能用簡(jiǎn)單的邏輯寄存器來(lái)實(shí)現(xiàn)?；谏鲜鲈瓌t，并且考慮調(diào)制器第二級(jí)、第三級(jí)的電路可以復(fù)用，選取g1=g1=18，g2=1，g2=14，g3=0，g3=12，g3”=14，g4=0，g4=12，g4”=14。行為級(jí)仿真線路圖如圖9。圖中考慮了各種非理想因素對(duì)調(diào)制器輸出的影響。過(guò)采樣率64，采樣時(shí)鐘頻率19.2MHz，信號(hào)帶寬15012kHz。電路可以通過(guò)行為級(jí)的仿真確定非理想因素的約束條件，圖9以運(yùn)放擺幅為例，給出以-3dB FS輸入時(shí)，系統(tǒng)信噪比與運(yùn)放擺幅之間的關(guān)系，由該圖可以看出，運(yùn)算放大器擺幅至少要大干0.65，調(diào)制器各非理想?yún)?shù)仿真結(jié)果見(jiàn)表2。2-1-1MASH調(diào)制器經(jīng)過(guò)噪聲消除電路輸出的比特流功率譜密度如圖10。由圖10可以看出，噪聲在特內(nèi)得到很好的抑制，經(jīng)過(guò)降采樣數(shù)字濾波器后信噪比得到極大提高。圖11為調(diào)制器的動(dòng)態(tài)范圍仿真，結(jié)果表明調(diào)制器峰值信噪比94dB，并可獲得95dB的動(dòng)