門電路與組合電路

1、門電路與組合邏輯電路門電路與組合邏輯電路 第第9 9章章第第9章章 門電路與組合邏輯電路門電路與組合邏輯電路9.1 數(shù)字電路概述數(shù)字電路概述9.2 邏輯代數(shù)與邏輯函數(shù)邏輯代數(shù)與邏輯函數(shù)9.3 邏輯門電路邏輯門電路9.4 邏輯門電路的分析和設計邏輯門電路的分析和設計9.5 常用的組合邏輯模塊常用的組合邏輯模塊l了解數(shù)字電路和數(shù)字信號的特點。了解數(shù)字電路和數(shù)字信號的特點。l了解二進制的數(shù)制系統(tǒng)。了解二進制的數(shù)制系統(tǒng)。l 掌握與、或、非三種基本邏輯運算以及與非門、異或門等常用掌握與、或、非三種基本邏輯運算以及與非門、異或門等常用的邏輯門的邏輯功能。的邏輯門的邏輯功能。l了解邏輯代數(shù)的基本運算法則和基

2、本定律。了解邏輯代數(shù)的基本運算法則和基本定律。l掌握應用邏輯代數(shù)運算法則和卡諾圖進行化簡的方法。掌握應用邏輯代數(shù)運算法則和卡諾圖進行化簡的方法。l掌握幾種邏輯函數(shù)表示形式之間的轉(zhuǎn)換方法。掌握幾種邏輯函數(shù)表示形式之間的轉(zhuǎn)換方法。l了解分立元件構(gòu)成的門電路的特點。了解分立元件構(gòu)成的門電路的特點。l了解集成邏輯門電路的特點和多余輸入端、輸出端的處理方法。了解集成邏輯門電路的特點和多余輸入端、輸出端的處理方法。ln 掌握組合邏輯電路的分析和設計的方法。掌握組合邏輯電路的分析和設計的方法。ln 熟練掌握常用的組合邏輯模塊的工作原理和使用方法熟練掌握常用的組合邏輯模塊的工作原理和使用方法 學習目標學習目標

3、9.1 數(shù)字電路概述數(shù)字電路概述9.1.1 脈沖信號和數(shù)字信號脈沖信號和數(shù)字信號電子電路中的信號電子電路中的信號模擬信號模擬信號數(shù)字信號數(shù)字信號隨時間連續(xù)變化的信號隨時間連續(xù)變化的信號時間和幅度都是離散的時間和幅度都是離散的如：正弦波、鋸齒波信號等如：正弦波、鋸齒波信號等如：脈沖信號等如：脈沖信號等1.脈沖信號的參數(shù)脈沖信號的參數(shù)AtWtftr脈沖幅度：脈沖幅度：A脈沖寬度：脈沖寬度： tW脈沖前沿：脈沖前沿： tr脈沖后沿：脈沖后沿： tf脈沖周期：脈沖周期：T脈沖頻率：脈沖頻率：f=1/TT0.9 A0.5 A0.1 A正脈沖：正脈沖：躍變后的躍變后的電位比躍電位比躍變前高變前高0V3V（

4、-3V）（0V）負脈沖：負脈沖：躍變后的躍變后的電位比躍電位比躍變前低變前低0V-3V（3V）（0V）正、負脈沖信號正、負脈沖信號脈沖信號脈沖信號產(chǎn)品數(shù)量的統(tǒng)計。產(chǎn)品數(shù)量的統(tǒng)計。數(shù)字表盤的讀數(shù)。數(shù)字表盤的讀數(shù)。數(shù)字電路信號：數(shù)字電路信號：tu脈沖信號脈沖信號2、數(shù)字信號、數(shù)字信號研究數(shù)字電路時注重研究數(shù)字電路時注重電路輸出電路輸出、輸入間的輸入間的邏輯關(guān)系邏輯關(guān)系，因此不能采用模擬電路的分析，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數(shù)，方法。主要的工具是邏輯代數(shù)，電路的功電路的功能用邏輯狀態(tài)表（真值表）能用邏輯狀態(tài)表（真值表）、邏輯表達式邏輯表達式及及波形圖波形圖表示。表示。在數(shù)字電

5、路中，三極管工作在開關(guān)狀態(tài)，在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和和截止狀態(tài)。即工作在飽和和截止狀態(tài)。 UiUoKUccRK開開-Uo=1, 輸出高電平輸出高電平K合合-Uo=0, 輸出低電平輸出低電平可用三極可用三極管代替管代替R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性：三極管的開關(guān)特性：截止截止飽和飽和十進制：十進制： 以十為基數(shù)的計數(shù)體制以十為基數(shù)的計數(shù)體制表示數(shù)的十個數(shù)碼：表示數(shù)的十個數(shù)碼：0 、 1、2、3、4、5、6、7、8、9遵循遵循逢十進一逢十進一的規(guī)律的規(guī)律157 =012107105101 常用數(shù)制常用數(shù)制位權(quán)：位權(quán)：10n9.1.2 二進制

6、二進制二進制：二進制：以二為基數(shù)的計數(shù)體制以二為基數(shù)的計數(shù)體制表示數(shù)的兩個數(shù)碼：表示數(shù)的兩個數(shù)碼：0、1遵循遵循逢二進一逢二進一的規(guī)律的規(guī)律 iiiB2KN）（1001）B=012321202021 =(9)D位權(quán)：位權(quán)：2n用電路的兩個狀態(tài)用電路的兩個狀態(tài)-開、關(guān)來表示二開、關(guān)來表示二進制數(shù)，數(shù)碼的存儲和傳輸簡單、可進制數(shù)，數(shù)碼的存儲和傳輸簡單、可靠?？?。位數(shù)較多，使用不便；不合人們的習位數(shù)較多，使用不便；不合人們的習慣，輸入時將二進制轉(zhuǎn)換成二進制，慣，輸入時將二進制轉(zhuǎn)換成二進制，運算結(jié)果輸出時再轉(zhuǎn)換成十進制數(shù)。運算結(jié)果輸出時再轉(zhuǎn)換成十進制數(shù)。二進制與十進制之間的轉(zhuǎn)換二進制與十進制之間的轉(zhuǎn)換

7、二進制轉(zhuǎn)換為十進制二進制轉(zhuǎn)換為十進制按權(quán)展開按權(quán)展開（1011）B=(11)D012321212021+ + 十進制轉(zhuǎn)換為二進制十進制轉(zhuǎn)換為二進制求商取余求商取余(25)D=(11001)B十進制與二進制之十進制與二進制之間的轉(zhuǎn)換，可以用二除十間的轉(zhuǎn)換，可以用二除十進制數(shù)，余數(shù)是二進制數(shù)進制數(shù)，余數(shù)是二進制數(shù)的第的第0位（位（ K0 ），然后依），然后依次用二除所得的商，余數(shù)次用二除所得的商，余數(shù)依次是第一位（依次是第一位（ K1 ） 、第二位（第二位（ K2 ） 、。225 余余 1 K0122 余余 0 K162 余余 0 K232 余余 1 K312 余余 1 K40轉(zhuǎn)換過程：轉(zhuǎn)換過程：

8、(25)D=(11001)B高位高位低位低位二二十進制（十進制（BCD碼）：碼）：用二進制碼表示的十進制數(shù)：用二進制碼表示的十進制數(shù)：09十個狀態(tài)，用四位二進制碼表示一位十進制十個狀態(tài)，用四位二進制碼表示一位十進制數(shù)：數(shù)：0000000110001001010011010011001001011100BCD碼碼十進制數(shù)十進制數(shù)21037658949.2 邏輯代數(shù)和邏輯函數(shù)邏輯代數(shù)和邏輯函數(shù)9.2.1邏輯代數(shù)邏輯代數(shù)在數(shù)字電路中，我們要研究的是電路的輸入在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電邏輯電路路，相應的研究工具是

9、，相應的研究工具是邏輯代數(shù)（布爾代數(shù)）邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個值（值（二值變量二值變量），即），即0和和1，中間值沒有意義，這，中間值沒有意義，這里的里的0和和1只表示兩個對立的邏輯狀態(tài)，如電位的只表示兩個對立的邏輯狀態(tài)，如電位的低高（低高（0表示低電位，表示低電位，1表示高電位）、開關(guān)的開表示高電位）、開關(guān)的開合等。合等。（1）“與與”邏輯運算和與門邏輯運算和與門A、B、C都具備時，事件都具備時，事件F才發(fā)生。才發(fā)生。EFABC設設開關(guān)閉為開關(guān)閉為“1”開關(guān)開為開關(guān)開為“0”燈亮為燈亮為“1”不亮為不亮為“0”則則A、

10、B、C與燈與燈F的關(guān)系的關(guān)系為為“與與”邏輯邏輯與邏輯與邏輯1.基本邏輯運算及其表示方法基本邏輯運算及其表示方法&ABCF邏輯符號邏輯符號二極管與門電路二極管與門電路BAFVD1VD2R+5V輸入：輸入：A、B ： 3V 邏輯邏輯“1”輸入：輸入：A、B ： 0V 邏輯邏輯“0”輸出：輸出：F ： 3V 邏輯邏輯“1”；0V 邏輯邏輯“0”F=ABC邏輯式邏輯式邏輯與邏輯與（邏輯乘）（邏輯乘）AFBC00001000010011000010101001101111邏輯狀態(tài)表邏輯狀態(tài)表全全1出出1有有0出出0（2）“或或”邏輯運算和或門邏輯運算和或門A、B、C只有一個具備時，事件只有一個

11、具備時，事件F就發(fā)生。就發(fā)生。AEFBC開關(guān)閉為開關(guān)閉為“1”開關(guān)開為開關(guān)開為“0”燈亮為燈亮為“1”不亮為不亮為“0”則則A、B、C與燈與燈F的關(guān)系的關(guān)系為為“或或”邏輯邏輯或邏輯或邏輯 1ABCF邏輯符號邏輯符號BAFVD1VD2R-5V二極管或門電路二極管或門電路輸入：輸入：A、B ： 3V 邏輯邏輯“1”0V 邏輯邏輯“0”輸出：輸出：F 3V 邏輯邏輯“1”0V 邏輯邏輯“0”F=A+B+C或邏輯式或邏輯式邏輯或邏輯或(邏輯加邏輯加)AFBC00001001010111010011101101111111邏輯狀態(tài)表邏輯狀態(tài)表全全0出出0有有1出出1（3）“非非”邏輯運算和非門邏輯運算

12、和非門A具備時具備時 ，事件，事件F不發(fā)生；不發(fā)生；A不具備時，事件不具備時，事件F發(fā)生。發(fā)生。AEFR非邏輯非邏輯開關(guān)閉為開關(guān)閉為“1”開關(guān)開為開關(guān)開為“0”燈亮為燈亮為“1”燈不亮為燈不亮為“0”則開關(guān)則開關(guān)A與燈與燈F的關(guān)系的關(guān)系為為“非非”邏輯邏輯邏輯符號邏輯符號三極管非門電路三極管非門電路輸入：輸入：A： 3V 邏輯邏輯“1” 0V 邏輯邏輯“0”輸出：輸出：F 3V 邏輯邏輯“1”0V 邏輯邏輯“0”AF1AFRB+UCCRC+3V限幅二極管限幅二極管邏輯式邏輯式邏輯非邏輯非邏輯反邏輯反邏輯狀態(tài)表邏輯狀態(tài)表AF AF0110有有1出出0有有0出出1A+0=A A+1=1 A 0 =

13、0 A=0 A 1=A1AA AAA 0AA AAA AA 所以，可以得到以下邏輯運算：所以，可以得到以下邏輯運算：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=11001 2. 2.基本邏輯運算法則基本邏輯運算法則邏邏輯輯代代數(shù)數(shù)的的基基本本定定律律交換律交換律結(jié)合律結(jié)合律分配律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代數(shù)普通代數(shù)不適用不適用!3. 3. 邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律A+AB=A證明：證明： A+AB=A(1+B

14、)=A1=A利用運算規(guī)則可以對邏輯式進行化簡。利用運算規(guī)則可以對邏輯式進行化簡。例如：例如：CDAB)FE(DABCDAB 被吸收被吸收吸收律吸收律BABABABA ABAB0001111010110110010111110000BA ABBA 可以用列真值表的方法證明：可以用列真值表的方法證明：反演律反演律4.幾種常用的邏輯運算幾種常用的邏輯運算“與與”、“或或”、“非非”是三種基本的邏輯關(guān)系，是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。CBAF 與非與非：條件：條件A、B、C都都具備，則具備，則F 不發(fā)生。不發(fā)生。&AB

15、CFCBAF 或非：或非：條件條件A、B、C任任一具備，則一具備，則F 發(fā)生。發(fā)生。 1ABCF異或異或：輸入不：輸入不同時，輸出為同時，輸出為“1”，輸入相，輸入相同時，輸出為同時，輸出為“0”=1AB同或同或：輸入不：輸入不同時，輸出為同時，輸出為“0”，輸入相，輸入相同時，輸出為同時，輸出為“1”=1ABF BABAF BAABF 9.2.2 邏輯函數(shù)及其表示法邏輯函數(shù)及其表示法1、邏輯函數(shù)、邏輯函數(shù)任何一個具體的邏輯因果關(guān)系都可以用一個任何一個具體的邏輯因果關(guān)系都可以用一個確定的邏輯函數(shù)來描述。確定的邏輯函數(shù)來描述。2、 邏輯函數(shù)的表示法邏輯函數(shù)的表示法邏輯函數(shù)式邏輯函數(shù)式把邏輯函數(shù)的

16、輸入、輸出關(guān)系寫成與、或、非把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運算的組合式，即邏輯代數(shù)式，稱為邏輯等邏輯運算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用函數(shù)式，我們通常采用“與或與或”的形式。的形式。比如：比如：ABCCBACBACBACBAF+=邏輯圖邏輯圖把相應的邏輯關(guān)系用邏輯符號把相應的邏輯關(guān)系用邏輯符號和連線表示出來。和連線表示出來。&AB&CD 1FF=AB+CD邏輯狀態(tài)表邏輯狀態(tài)表ABCF01000110000000101000101111011111將輸入、輸出的所有可能將輸入、輸出的所有可能狀態(tài)一一對應地列出狀態(tài)一一對應地列出n個變量可以有個

17、變量可以有2n個組合，一般個組合，一般按二進制的順序，輸出與輸入狀態(tài)按二進制的順序，輸出與輸入狀態(tài)一一對應，列出所有可能的狀態(tài)。一一對應，列出所有可能的狀態(tài)。注意注意！ACBF00001000101110011010111100001111ABC BACCBABCAF=+3. 邏輯函數(shù)表示形式的轉(zhuǎn)換邏輯函數(shù)表示形式的轉(zhuǎn)換（1 1）由真值表轉(zhuǎn)換到與或表達式）由真值表轉(zhuǎn)換到與或表達式第一步：取真值表中函數(shù)值為第一步：取真值表中函數(shù)值為“1”的各的各項，將變量寫成項，將變量寫成“與與”的形式；（變量的形式；（變量為為1，取其本身，變量為，取其本身，變量為0，取其反），取其反）第二步：將各項寫成第二步

18、：將各項寫成“或或”的形式的形式（2 2）由邏輯表達式轉(zhuǎn)換到真值表）由邏輯表達式轉(zhuǎn)換到真值表第一步：把邏輯表達式中變量的各種取值組合有序地添第一步：把邏輯表達式中變量的各種取值組合有序地添入真值表中；（有入真值表中；（有n個變量時，變量的取值組合有個變量時，變量的取值組合有2n個）個）A BF001001110110BABAF第二步：計算出變量的各種取值組第二步：計算出變量的各種取值組合對應的函數(shù)值，并添入表中。合對應的函數(shù)值，并添入表中。（3 3）邏輯表達式與邏輯圖的轉(zhuǎn)換）邏輯表達式與邏輯圖的轉(zhuǎn)換前面已經(jīng)提到，在此不再重復前面已經(jīng)提到，在此不再重復4. 邏輯表達式的變換邏輯表達式的變換 在實

19、現(xiàn)同一邏輯功能的前提下，邏輯式越簡單，在實現(xiàn)同一邏輯功能的前提下，邏輯式越簡單，則需要門的數(shù)量越少，電路越簡單。所以邏輯式則需要門的數(shù)量越少，電路越簡單。所以邏輯式的化簡是分析和設計邏輯電路必不可少的步驟。的化簡是分析和設計邏輯電路必不可少的步驟。化簡：化簡：（1）根據(jù)邏輯代數(shù)的運算法則將邏輯式的項數(shù)）根據(jù)邏輯代數(shù)的運算法則將邏輯式的項數(shù)減少，將每一項中的變量減少。減少，將每一項中的變量減少。（2）根據(jù)要求將邏輯式轉(zhuǎn)換為需要的邏輯運算）根據(jù)要求將邏輯式轉(zhuǎn)換為需要的邏輯運算形式。如：形式。如：“與非與非表達式與非與非表達式”。 9.2.3 邏輯函數(shù)的化簡邏輯函數(shù)的化簡 在實現(xiàn)同一邏輯功能的前提下

20、，邏輯式在實現(xiàn)同一邏輯功能的前提下，邏輯式越簡單，則需要門的數(shù)量越少，電路越簡越簡單，則需要門的數(shù)量越少，電路越簡單。所以邏輯式的化簡是分析和設計邏輯單。所以邏輯式的化簡是分析和設計邏輯電路必不可少的步驟。電路必不可少的步驟。化簡：化簡：（1 1）根據(jù)邏輯代數(shù)的運算法則將邏輯式的）根據(jù)邏輯代數(shù)的運算法則將邏輯式的項數(shù)減少，將每一項中的變量減少。項數(shù)減少，將每一項中的變量減少。（2 2）根據(jù)要求將邏輯式轉(zhuǎn)換為需要的邏輯）根據(jù)要求將邏輯式轉(zhuǎn)換為需要的邏輯運算形式。如：運算形式。如：“與非與非表達式與非與非表達式”。例例1：CBBCBAABF )CBBC(BAAB ）（反演反演CB)AA(BC)CC

21、(BAAB 配項配項CBBCAABCCBACBAAB 被吸收被吸收被吸收被吸收CB)BB(CAAB CBCAAB 1應用邏輯代數(shù)運算法則化簡應用邏輯代數(shù)運算法則化簡 例例2：ABAC)BC(A)BCB(AABCBA)CC(ABCBAABCCABCBAF 反變量吸收反變量吸收提出提出AB=1提出提出AAB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！請注意與普通代數(shù)的區(qū)別！用與非門實現(xiàn)下列邏輯關(guān)系，畫出邏輯圖用與非門實現(xiàn)下列邏輯關(guān)系，畫出邏輯圖F=AB+AC=AB+AC=ABAC&B&CF例例3&A&把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非把邏輯函數(shù)

22、的輸入、輸出關(guān)系寫成與、或、非等邏輯運算的組合式，即邏輯代數(shù)式，稱為邏輯等邏輯運算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用函數(shù)式，我們通常采用“與或與或”的形式。的形式。比如：比如：ABCCBACBACBACBAF 若表達式中的乘積包含了所有變量的原若表達式中的乘積包含了所有變量的原變量或反變量，則這一項稱為變量或反變量，則這一項稱為最小項最小項，上，上式中每一項都是式中每一項都是最小項最小項。若兩個最小項只有一個變量以原、反區(qū)別若兩個最小項只有一個變量以原、反區(qū)別，稱它們，稱它們邏輯相鄰邏輯相鄰。 2、應用卡諾圖化簡、應用卡諾圖化簡（1 1）最小項與邏輯相鄰）最小項與邏輯相鄰 A

23、BCCBACBACBACBAF 邏輯相鄰邏輯相鄰CBCBACBA 邏輯相鄰的項可以邏輯相鄰的項可以合并，消去一個因子合并，消去一個因子（2 2）卡諾圖）卡諾圖 所謂卡諾圖，就是和變量的最小項對應的所謂卡諾圖，就是和變量的最小項對應的按一定規(guī)則排列的方格圖，每一小方格填入一按一定規(guī)則排列的方格圖，每一小方格填入一個最小項。個最小項。n n個輸入變量有個輸入變量有 2 2n n 個最小項，個最小項，卡諾圖也就有卡諾圖也就有 2 2n n 個小方格，個小方格，在卡諾圖的行和列分別標出變量及其狀態(tài)在卡諾圖的行和列分別標出變量及其狀態(tài)注意：注意：變量狀態(tài)的次序是變量狀態(tài)的次序是0000，0101，111

24、1，1010為了保證卡為了保證卡諾圖中的各諾圖中的各最小項之間最小項之間邏輯相鄰邏輯相鄰畫法：畫法：根據(jù)邏輯式或真值表畫出卡諾圖根據(jù)邏輯式或真值表畫出卡諾圖將邏輯式中的最小項或真值表中取將邏輯式中的最小項或真值表中取“1”1”的最的最小項用小項用“1”1”填入卡諾圖中相應的小方格內(nèi)。填入卡諾圖中相應的小方格內(nèi)。邏輯式原變量為邏輯式原變量為“1”；反變量為；反變量為“0”將卡諾圖中所有取值為將卡諾圖中所有取值為“1”1”的相鄰小的相鄰小方格圈成矩形或方形，然后合并化簡。方格圈成矩形或方形，然后合并化簡。（3 3）應用卡諾圖化簡）應用卡諾圖化簡化簡的原則：化簡的原則：方法：方法：2、圈的個數(shù)應盡可

25、能的少，圈內(nèi)的小方格應盡可能多。、圈的個數(shù)應盡可能的少，圈內(nèi)的小方格應盡可能多。圈內(nèi)小方格的個數(shù)應為圈內(nèi)小方格的個數(shù)應為2n個。個。保證邏輯函保證邏輯函數(shù)化到最簡數(shù)化到最簡3、圈內(nèi)相鄰的、圈內(nèi)相鄰的2n項可以合并為一項，并消去項可以合并為一項，并消去n個因子。個因子。1、相鄰的小方格包括最上行與最下行、最左列與最右、相鄰的小方格包括最上行與最下行、最左列與最右列、同行（列）兩端的兩個小方格。列、同行（列）兩端的兩個小方格。保留相同變量，省略不同變量保留相同變量，省略不同變量; “1”為原變?yōu)樵兞?，量，?”為反變量；然后各乘積項相加為反變量；然后各乘積項相加例例4：用卡諾圖表示CBABCAC

26、ABABCYBCBCA A00 01 11 10011111例例5：用卡諾圖表示DBDBCBAAYCDCDABAB00 01 11 1000011110邏輯表達式不是最小項的形式，邏輯表達式不是最小項的形式，化成最小項后，再畫卡諾圖化成最小項后，再畫卡諾圖1 1 1 11 1 1 11 1 1 1111111例例6：BCBCA A00 01 11 10011111根據(jù)下面的真值表畫出卡諾圖根據(jù)下面的真值表畫出卡諾圖A B C FA B C F0 0 0 00 0 0 00 0 1 00 0 1 00 1 0 00 1 0 00 1 1 10 1 1 11 0 0 01 0 0 01 0 1 1

27、1 0 1 11 1 0 11 1 0 11 1 1 11 1 1 1CDCDABAB00 01 11 1000011110例例7：11111 1 1 11 1 F=F=DBABBD例例8：BCBCA A00 01 11 10011111根據(jù)下面的真值表畫出卡諾圖并化簡根據(jù)下面的真值表畫出卡諾圖并化簡A B C FA B C F0 0 0 00 0 0 00 0 1 00 0 1 00 1 0 10 1 0 10 1 1 10 1 1 11 0 0 01 0 0 01 0 1 11 0 1 11 1 0 01 1 0 01 1 1 11 1 1 1F=F=BAAC例例8：用卡諾圖化簡CBABC

28、ACABABCYBCBCA A00 01 11 10011111Y=Y=CABC例例9：用卡諾圖化簡DBDBCBAAYCDCDABAB00 01 11 10000111101 1 1 11 1 1 11 1 1 1111111Y=Y=ADB邏輯門電路邏輯門電路門電路是用以實現(xiàn)邏輯關(guān)系的電子電路。門電路是用以實現(xiàn)邏輯關(guān)系的電子電路。門電路主要有：門電路主要有：與門與門、或門或門、非門非門、與非門與非門、或非門或非門、異或門異或門等。等。在數(shù)字電路在數(shù)字電路中，一般用高電中，一般用高電平代表平代表1、低電平、低電平平代表平代表0，即所謂，即所謂的的正邏輯系統(tǒng)正邏輯系統(tǒng)。100V只要能判斷高低只要能

29、判斷高低電平即可電平即可只要能判斷高低只要能判斷高低電平即可電平即可9.3 邏輯門電路邏輯門電路9.3.1 分立元件門電路分立元件門電路二極管與門二極管與門FVD1VD2AB+12V&ABF二極管或門二極管或門FVD1VD2AB-12V 1ABFR1VDR2AF+12V +3V三極管非門三極管非門AF1R1VDR2F+12V +3V三極管非門三極管非門VD1VD2AB+12V二極管與門二極管與門與非門與非門&ABF1 1）體積大、工作不可靠。）體積大、工作不可靠。2 2）需要不同電源。）需要不同電源。3 3）各種門的輸入、輸出電平不匹配。）各種門的輸入、輸出電平不匹配。集成門電

30、路集成門電路與分離元件電路相比，集成電路具有與分離元件電路相比，集成電路具有體積小體積小、可靠性高可靠性高、速度快速度快的特點，而且輸入、輸出電平匹的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為分為DTL、TTL、HTL、CMOS管集成門電路。管集成門電路。TTL與非門的外形與非門的外形1234561413121110987&1. TTL門電路門電路雙列直插式雙列直插式74LS009.3.2 集成邏輯門電路集成邏輯門電路1）電壓傳輸特性）電壓傳輸特性TTL與非門的特性和技術(shù)參數(shù)與非門的特性和技術(shù)參數(shù)測試電路測試電

31、路&+5Vuiu0u0(V)ui(V)123UOH(3.6V)UOL(0.3V)傳輸特性曲線傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值閾值UT=1.4V理想的傳輸特性理想的傳輸特性輸出高電平輸出高電平輸出低電平輸出低電平（1）輸出高電平）輸出高電平UOH、輸出低電平、輸出低電平UOL UOH 2.4V UOL 0.4V 便認為合格。便認為合格。 典型值典型值UOH=3.6V UOL 0.3V2 2）主要參數(shù)）主要參數(shù)UOH(3.6V)(0.3V)UOL（2）輸入高電平）輸入高電平UIH、 輸入低電平輸入低電平UILu0(V)ui(V)123UILUIHUo

32、ffUon 典型值典型值UIH=3.6V UIL 0.3V 開門電平開門電平Uon= UIH（min）關(guān)門電平關(guān)門電平Uoff = UIL （max） 典型值典型值U Uonon=1.8V=1.8V U Uoffoff =0.=0.8V8V （3）閾值電壓）閾值電壓UTuiUT時，認為時，認為ui是高電平。是高電平。UT=1.4Vu0(V)ui(V)123UOHUOL閾值閾值UT=1.4V（4）抗干擾容限（噪聲容限）抗干擾容限（噪聲容限）低電平噪聲容限：低電平噪聲容限： UNL= Uoff- UIL高電平噪聲容限：高電平噪聲容限： UNH= UIH - Uonu0(V)ui(V)123UOH(

33、3.4V)(0.3V)UOLUILUIHUoffUonUNLUNH（5）扇出系數(shù)）扇出系數(shù)&？前后級之間電流的聯(lián)系前后級之間電流的聯(lián)系門電路輸出驅(qū)動同類門的個數(shù)門電路輸出驅(qū)動同類門的個數(shù)（6）平均傳輸時間）平均傳輸時間tuiotuoo50%50%tpd1tpd2平均傳輸時間平均傳輸時間)tt (21t2pd1pdpd 1、懸空的輸入端相當于接高電平。、懸空的輸入端相當于接高電平。2、為了防止干擾，可將懸空的輸入、為了防止干擾，可將懸空的輸入端接高電平。端接高電平。注意注意！2. MOS門電路門電路MOS反相器反相器0UDSIDuiuoUCCR負載線負載線ui=“1”ui=“0”uo=“

34、0”uo=“1”uiuoUDDuiuoUDD實際結(jié)構(gòu)實際結(jié)構(gòu)等效結(jié)構(gòu)等效結(jié)構(gòu)負載管負載管驅(qū)動管驅(qū)動管CMOS反相器反相器UDDSVT2DVT1AFNMOS管管PMOS管管CMOS電路電路UDDSVT2DVT1AFA=0截止截止導通導通F=“”工作原理：工作原理：UDDSVT2DVT1AFA=導通導通截止截止F=“”工作原理：工作原理：VTN1UDDSDVTP2VTP1VTN2ABFA=0B=0截止截止導通導通F=1CMOS與非門與非門VTN1UDDSDVTP2VTP1VTN2ABFA=0B=1截止截止導通導通F=1VTN1UDDSDVTP2VTP1VTN2ABFA=1B=0截止截止導通導通F=

35、1VTN1UDDSDVTP2VTP1VTN2ABFA=1B=1導通導通F=0截止截止ABF001110011011BAFCMOS電路的優(yōu)點：電路的優(yōu)點：、靜態(tài)功耗小。、靜態(tài)功耗小。、允許電源電壓范圍寬（、允許電源電壓范圍寬（3 18V）。）。3、扇出系數(shù)大，抗噪容限大。、扇出系數(shù)大，抗噪容限大。符號符號低電平起作用低電平起作用&ABFENE輸輸出出高高阻阻ABF 功能表功能表E=1E=03. 三態(tài)輸出與非門三態(tài)輸出與非門符號符號輸輸出出高高阻阻1E 0E ABF 功能表功能表高電平起作用高電平起作用&ABFENE三態(tài)門主要作為三態(tài)門主要作為TTL電路與電路與總線總線間的間的接接

36、口電路口電路用途用途：E1、E2、E3分時接入高分時接入高電平電平E1E2E3公用總線公用總線&ABEN&ABEN&ABEN9.3.3 對集成門電路輸入、輸出端的處理對集成門電路輸入、輸出端的處理1、多余輸入端的處理：、多余輸入端的處理：TTL：懸空（易引入干擾）懸空（易引入干擾）直接接直接接+UCC通過合適電阻接通過合適電阻接+UCCCMOS：直接接直接接+UDD不許懸空！不許懸空！2、輸出端的連接：、輸出端的連接：（三態(tài)門、（三態(tài)門、OC門除外）門除外）輸出端不能并聯(lián)！輸出端不能并聯(lián)！輸出端不能接地！輸出端不能接地！輸出端不能直接接電源！輸出端不能直接接電源！3、輸

37、入電壓范圍：、輸入電壓范圍：uiUCC（ UDD）+0.5V-0.5V4、供電電源的選用：、供電電源的選用：TTL：UCC=55.5V對電源要求高對電源要求高CMOS：UDD=318V對電源適應范圍寬對電源適應范圍寬概述概述邏輯電路邏輯電路組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路當前的輸出僅取決當前的輸出僅取決于當前的輸入于當前的輸入除與當前輸入有關(guān)除與當前輸入有關(guān)外還與原狀態(tài)有關(guān)外還與原狀態(tài)有關(guān)9.4 組合邏輯電路的分析與設計組合邏輯電路的分析與設計 3、列出輸入輸出狀態(tài)表并得出結(jié)論。、列出輸入輸出狀態(tài)表并得出結(jié)論。9.4.1 組合邏輯電路分析組合邏輯電路分析 分析步驟：分析步驟：電

38、路電路 結(jié)構(gòu)結(jié)構(gòu)輸入輸出之間的輸入輸出之間的邏輯關(guān)系邏輯關(guān)系 1、由給定的邏輯圖寫出邏輯關(guān)系表達式。、由給定的邏輯圖寫出邏輯關(guān)系表達式。 4、根據(jù)輸入輸出狀態(tài)表判斷邏輯功能。、根據(jù)輸入輸出狀態(tài)表判斷邏輯功能。2、運用邏輯代數(shù)對邏輯式進行化簡或變換。、運用邏輯代數(shù)對邏輯式進行化簡或變換。例例10：分析下圖的邏輯功能：分析下圖的邏輯功能。 ABABBA BABA BABAF BABABABA &ABF11ABF001010100111狀態(tài)表狀態(tài)表相同為相同為“1”不同為不同為“0”同或門同或門=1BAF BABAF BABABABA 例例11：分析下圖的邏輯功能。：分析下圖的邏輯功能。 &

39、amp;ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA ABF000011101110狀態(tài)表狀態(tài)表相同為相同為“0”不同為不同為“1”異或門異或門=1BAF BABA F例例12：分析下圖的邏輯功能。：分析下圖的邏輯功能。 &2&3&4AMB1F=101被封鎖被封鎖11&2&3&4AMB1F=010被封鎖被封鎖1選通電路選通電路9.4.2 組合邏輯電路設計組合邏輯電路設計任務任務要求要求最簡單的最簡單的邏輯電路邏輯電路1、指定實際問題的邏輯含義，列出邏輯狀態(tài)表。、指定實際問題的邏輯含義，列出邏輯狀態(tài)表。設

40、計步驟：設計步驟：2、根據(jù)狀態(tài)表，寫出邏輯式。、根據(jù)狀態(tài)表，寫出邏輯式。3、用邏輯代數(shù)對邏輯式進行化簡或變換。、用邏輯代數(shù)對邏輯式進行化簡或變換。4、根據(jù)化簡、變換后的邏輯式畫出邏輯圖。、根據(jù)化簡、變換后的邏輯式畫出邏輯圖。例例13：設計三人表決電路（：設計三人表決電路（A、B、C）。每）。每人一個按鍵，如果同意則按下，不同意則不人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。亮，否則不亮。1)、首先指明邏輯符號取首先指明邏輯符號取“0”、“1”的含義的含義。三個按鍵三個按鍵A、B、C按下時為按下時為“1”，不按時

41、為，不按時為“0”。輸出是。輸出是F，多數(shù)贊成時是，多數(shù)贊成時是“1”，否則是，否則是“0”。2)、根據(jù)題意列出邏輯狀態(tài)表。、根據(jù)題意列出邏輯狀態(tài)表。邏輯狀態(tài)表邏輯狀態(tài)表ACBF000010001011100110101111000011113)根據(jù)狀態(tài)表，寫出邏輯式。根據(jù)狀態(tài)表，寫出邏輯式。（1）取結(jié)果為）取結(jié)果為“1”的項，將輸入變的項，將輸入變量寫成量寫成“與與”的形式；（變量為的形式；（變量為1，取原變量，變量為取原變量，變量為0，取反變量），取反變量）ABC BACCBABCAF=+4)、化簡邏輯式。、化簡邏輯式。（2）將各項寫成）將各項寫成“或或”的形的形式式ABC BACCBAB

42、CAF=+BCA+BCA+ABC BACCBA+BCA+=ABC+CBABCA+BCA+BCABAC+=+ABC+)(A+BAC+)(BACB+)(C=BC+ACABCABCABF BCBCA A00 01 11 10011111ABC BACCBABCAF=+用卡諾圖化簡：用卡諾圖化簡：F=F=ACABBC5)、根據(jù)邏輯表達式畫出邏輯圖。、根據(jù)邏輯表達式畫出邏輯圖。CABCABF & 1&AB BCFCABCAB CABCAB &ABCFCABCABF 若用與非門實現(xiàn)若用與非門實現(xiàn)設計一個二進制設計一個二進制 加法器加法器1 1 0 11 0 0 1+如：如：A=11

43、01, B=1001, 計算計算A+B011010011進位信號進位信號和和二進制加法運算的基本規(guī)則二進制加法運算的基本規(guī)則：（2）最低位是兩個最低位數(shù)的疊加，不需考慮進位。）最低位是兩個最低位數(shù)的疊加，不需考慮進位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進位信號。低位來的進位信號。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位信號。進位信號。（1）逢二進一。）逢二進一。例例14：（1）半加器）半加器半加運算不考慮從低位來的進位半加運算不考慮從低位來的進位A-加數(shù)；加數(shù)；B-被加數(shù)；

44、被加數(shù)；S-本位和；本位和；C-進位。進位。ABCS0000010110011110邏輯狀態(tài)表邏輯狀態(tài)表BABABAS ABC 用與非門實現(xiàn)用與非門實現(xiàn)畫出邏輯圖畫出邏輯圖由邏輯式知，需七個門由邏輯式知，需七個門BABABABABABASABC&AB&111SC化簡后，可得化簡后，可得S&AB1CBABAABF用異或門構(gòu)成用異或門構(gòu)成邏輯符號邏輯符號=1&ABSCABCS CO（2）全加器）全加器ai-加數(shù)；加數(shù)；bi-被加數(shù)；被加數(shù)；ci-1-低位的進位；低位的進位；si-本位和；本位和；ci-進位。進位。aibici-1sici000000011001010

45、0110110010101011100111111邏輯狀態(tài)表邏輯狀態(tài)表1iiiii1iiiiii)cbaba(c )bab(asii1iiiiiiba)cbaba(c半加和半加和所以：所以：1iiiii1iiiiii)cbaba(c )bab(asii1iiiiiiba)cbaba(ciiiiiibababasiiiibabas1iii1i1iic)b(ac scssii1iiiii1iiba)cb(abascc全加器邏輯圖全加器邏輯圖邏輯符號邏輯符號si 1aibiCi-1ciCS CO COaibici-1sici CICO1iii1i1iic)b(ac scssii1iiiii1iiba

46、)cb(abascc 全加器全加器74LS183的管腳圖的管腳圖11474LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND雙全加器雙全加器9.5 常用組合邏輯模塊常用組合邏輯模塊9.5.1 編碼器編碼器編碼編碼：賦予選定的一系列二進制代碼以固定的含義。：賦予選定的一系列二進制代碼以固定的含義。 編碼器編碼器：實現(xiàn)編碼功能的邏輯電路：實現(xiàn)編碼功能的邏輯電路數(shù)值數(shù)值文字符號文字符號二進制代碼二進制代碼編碼編碼為了表示字符為了表示字符數(shù)字系統(tǒng)的信息數(shù)字系統(tǒng)的信息1. 二進制編碼器二進制編碼器將一系列信號狀態(tài)編制成二進制代碼。將一系列信號狀態(tài)編制成二進制代碼。

47、n個二進制代碼（個二進制代碼（n位二進制數(shù)）有位二進制數(shù)）有2n種不同的種不同的組合，可以表示組合，可以表示2n個信號。個信號。輸入：輸入：N個信號個信號輸出：輸出：n位二進制代碼位二進制代碼2n N用與非門組成用與非門組成三位二進制編碼器三位二進制編碼器-八線八線-三線編碼器三線編碼器輸入：輸入：I1 I8八個信號八個信號輸出：輸出：F2、F1、F0三位二進制數(shù)三位二進制數(shù)因為：因為：23 = 81、列出狀態(tài)表（編碼表）、列出狀態(tài)表（編碼表）2、寫出邏輯表達式并進行化簡和變換、寫出邏輯表達式并進行化簡和變換3、根據(jù)化簡和變換后的邏輯式畫出邏輯圖、根據(jù)化簡和變換后的邏輯式畫出邏輯圖例例15：I

48、0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111編碼表編碼表753175310IIIIIIIIY76542IIIIY76321IIIIY&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八八- -三線編碼器三線編碼器75310IIIIY76542IIIIY76321IIIIY8-3線優(yōu)先編碼器線優(yōu)先編碼器 當待編碼的幾個信號同時為當待編碼的幾個信號同時為1時，應按照

49、事先編時，應按照事先編排好的優(yōu)先順序輸出。具有此種功能的編碼器為排好的優(yōu)先順序輸出。具有此種功能的編碼器為優(yōu)優(yōu)先編碼器先編碼器。74LS148為為8-3線優(yōu)先編碼器線優(yōu)先編碼器輸出信號輸出信號輸入信號輸入信號74LS148引線排列圖引線排列圖14 13 12 11109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S （ (E ）74LS148輸入信號輸入信號輸出信號輸出信號控制端控制端優(yōu)先擴展輸出端優(yōu)先擴展輸出端選通端選通端輸入輸出輸入輸出都是反變都是反變量量有信號時有信號時，輸入為，輸入為0，輸出，輸出的反變量的反變量組成反碼組成反碼74LS14

50、8編碼器狀態(tài)表編碼器狀態(tài)表輸輸 入入輸輸 出出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXY001111111 0111111 011111 01111 0111 011 01 011111111 111011100110101100010110101001001010000111110111110000000001在在BCD碼中，十進制數(shù)碼中，十進制數(shù) (N)D 與二進制編碼與二進制編碼 (K3K2K1K0)B 的關(guān)系可以表示為：的關(guān)系可以表示為：(N)D= 23 K3 + 22 K2+ 21 K1+ 20 K08421在在BCD碼中，用四位二進制數(shù)表示碼中，用四位二進制數(shù)表示

51、09十十個數(shù)碼。個數(shù)碼。亦稱亦稱8421碼碼2. 二二-十進制編碼器十進制編碼器00000001001000110110011110001001010101008421碼碼十進制數(shù)十進制數(shù)0123456789將十個狀態(tài)（對應于十進制的十個代碼）編將十個狀態(tài)（對應于十進制的十個代碼）編制成制成BCD碼。碼。十個輸入十個輸入需要幾位輸出？需要幾位輸出？四位四位輸入：輸入：I0 I9輸出：輸出：Y0 Y3列出狀態(tài)表如下：列出狀態(tài)表如下：十十-四線編碼器四線編碼器二二-十進制編碼器十進制編碼器編碼表編碼表0 輸入Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I

52、60110I70111I81000I91001邏輯圖略邏輯圖略76542IIIIY98983IIIIY76321IIIIY975310IIIIIY9.5.2 譯碼器譯碼器1. 二進制譯碼器二進制譯碼器將輸入的一組將輸入的一組n位二進制碼譯成位二進制碼譯成2n種電路狀種電路狀態(tài)。也叫態(tài)。也叫n-2n線譯碼器。線譯碼器。譯碼器的輸入：譯碼器的輸入：n位二進制代碼位二進制代碼譯碼器的輸出：譯碼器的輸出：2n個高低電平信號個高低電平信號編碼的逆過程，即將某二進制代碼翻編碼的逆過程，即將某二進制代碼翻譯成電路的某種狀態(tài)。譯成電路的某種狀態(tài)。譯碼譯碼2-4線譯碼器線譯碼器74LS139的內(nèi)部線路的內(nèi)部線路

53、輸入輸入控制端控制端輸出輸出&1Y0Y2Y3YA1A0S1111174LS139的功能表的功能表A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y“”表示低電平有效。表示低電平有效。S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管腳圖管腳圖一片一片139種含兩個種含兩個2-4譯碼器譯碼器利用線譯碼器分時將采樣數(shù)據(jù)送入計算機。利用線譯碼器分時將采樣數(shù)據(jù)送入計算機。0Y1Y2Y3Y0A1AS2-4線譯線譯碼

54、器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線總線000全為全為1工作原理工作原理：（以：（以A0A1=00為例）為例）數(shù)據(jù)數(shù)據(jù)0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線總線脫離總線脫離總線3-8線譯碼器線譯碼器74LS138基本功能：基本功能：注意：輸出低電平有效注意：輸出低電平有效擴展功能：擴展功能：利用控制端利用控制端S1、S2、S3實現(xiàn)級聯(lián)功能實現(xiàn)級聯(lián)功能當當A2A1A0=000時，時，Y0=0，其它為，其它為1當當A2A1A0=001時，時，Y1=0，其它為，其它為1

55、當當A2A1A0=010時，時，Y2=0，其它為，其它為1當當A2A1A0=111時，時，Y7=0，其它為，其它為1.74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y01&S1S2S3S其中其中)(321321SSSSSSS（當（當S=1時）時）00120mAAAY10121mAAAY70127mAAAY.m0 m7為為A2A1A0的的8個最小項個最小項功能分析：功能分析：74LS138是最小項非的譯碼是最小項非的譯碼由邏輯式得真值表由邏輯式得真值表 S1 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 1 1 1 1

56、1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 譯碼器的擴展譯碼器的擴展74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y074LS138A2A0A1S1S2S3Y7Y6Y5

57、Y4Y3Y2Y1Y0A3A2A1A0A3A2A1A0=00000111A3A2A1A0=10001111Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0Y15Y14Y13Y12Y11Y10 Y9 Y8利用中規(guī)模組件設計組合電路利用中規(guī)模組件設計組合電路中規(guī)模組件都是為了實現(xiàn)專門的邏中規(guī)模組件都是為了實現(xiàn)專門的邏輯功能而設計，但是通過適當?shù)倪B接，輯功能而設計，但是通過適當?shù)倪B接，可以實現(xiàn)一般的邏輯功能?？梢詫崿F(xiàn)一般的邏輯功能。用中規(guī)模組件設計邏輯電路，可以減用中規(guī)模組件設計邏輯電路，可以減少連線、提高可靠性。少連線、提高可靠性。下面介紹用譯碼器設計組合邏輯電路下面介紹用譯碼器設計組合邏輯電路的方法

58、。的方法。用中規(guī)模集成模塊譯碼器實現(xiàn)組合邏輯功能用中規(guī)模集成模塊譯碼器實現(xiàn)組合邏輯功能有有n個地址輸入端的譯碼器，有個地址輸入端的譯碼器，有2n個信號輸出端。即每一個信號輸出端。即每一個信號輸出端與個信號輸出端與n個輸入變量的每一個最小項一一對應個輸入變量的每一個最小項一一對應1、確定邏輯表達式中的各個最小項（或者是、確定邏輯表達式中的各個最小項（或者是邏輯狀態(tài)表中結(jié)果為邏輯狀態(tài)表中結(jié)果為1的各個最小項）。的各個最小項）。步驟：步驟：2、先將輸入變量接在地址輸入端，再把與上、先將輸入變量接在地址輸入端，再把與上步中確定的最小項對應的譯碼器的輸出端適步中確定的最小項對應的譯碼器的輸出端適當連接，

59、就可以實現(xiàn)組合邏輯功能。當連接，就可以實現(xiàn)組合邏輯功能。最小項中的原變量為最小項中的原變量為“1”1”，反變量為，反變量為“0”0”；則；則最小項對應的二進制的代碼按權(quán)展開后的結(jié)果與最小項對應的二進制的代碼按權(quán)展開后的結(jié)果與譯碼器的輸出端的下標對應。譯碼器的輸出端的下標對應。例例16：利用利用CT74LS138型型3-8線譯碼器線譯碼器實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù)Y=AB+BC+CACBABCAABCCABCBAABCBCAABCABCCABCABCABY變換變換Y6Y7Y3Y576537653YYYYYYYYYCT74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0 A B C

60、&Y“1”用用n位地址輸入的譯碼器，可以產(chǎn)生位地址輸入的譯碼器，可以產(chǎn)生任何一種輸入變量數(shù)不大于任何一種輸入變量數(shù)不大于n的組合的組合邏輯函數(shù)。邏輯函數(shù)。邏輯狀態(tài)表邏輯狀態(tài)表例例17：利用利用CT74LS138型型3-8線譯碼器線譯碼器實現(xiàn)全加器實現(xiàn)全加器aibici-1sici00000001100101001101100101010111001111111111iiiiiiiiiiiiicbacbacbacbaS1111iiiiiiiiiiiiicbacbacbacbaC74217421YYYYYYYYSi76537653YYYYYYYYCiCT74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0 A B Ci-1Ci“1”&Si（2）顯示譯碼器）顯示譯碼器二二-十進十進制編碼制編碼顯示譯顯示譯碼器碼器顯示器件顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習慣的十進制顯示出來，這就要用到慣的十進制顯示出來，這就要用到顯示譯碼器顯示譯碼器。顯示器件：顯