電源完整性仿真及其在DDRSDRAM電路中的應用研究

1、 郵局訂閱號：元/年技術創(chuàng)新仿真技術PLC 技術應用200例您的論文得到兩院院士關注電源完整性仿真及其在DDR SDRAM 電路中的應用研究Power Integrity Simulation and its Application Research in DDR SDRAM Circuit(蘭州交通大學電子與信息工程學院杜麗霞曹巖DU Li-xia CAO Yan摘要:結合DDR SDRAM 控制電路介紹了如何計算電源分配系統(tǒng)目標阻抗的方法, 通過SPECCTRAQuest Power Integrity 軟件對電路的電源分配系統(tǒng)進行了仿真與分析, 達到了驗證的目的。測試結果表明, 該方法可

2、以設計出能夠滿足要求的電源分配系統(tǒng), 并可以降低設計復雜度, 提高設計效率, 縮短設計周期。關鍵詞:電源完整性; 仿真; 目標阻抗; DDR SDRAM; SPECCTRAQuest PI 中圖分類號:TP302文獻標識碼:AAbstract:The basic concept and modeling of PDS is first narrated; then the method of calculating target impedance of a DDR circuit PDS is introduced. At last a simulating and analyzing me

3、thod using SPECCTRAQuest PI is put forward to verify the PDS. Testing result proved that this method can guarantee required PDS, reduce designing complexity, increase designing efficiency, shorten design -ing period.Key words:power integrity; simulation; target impendence; DDR SDRAM; SPECCTRAQuest P

4、I文章編號:1008-0570(200905-1-0247-02引言隨著電子技術的飛速發(fā)展，現(xiàn)代電子系統(tǒng)正朝著高速方向發(fā)展。而高速系統(tǒng)的性能很大程度上取決于系統(tǒng)穩(wěn)定可靠的電源供應，尤其當高速開關器件數(shù)目不斷增加、電源電壓逐漸降低的時候，電源電壓和地電位的波動會給高速系統(tǒng)帶來致命的影響。在以往的信號完整性分析和仿真中，一般都是簡單地假設電源絕對處于穩(wěn)定狀態(tài)，但隨著系統(tǒng)設計對仿真精度的要求不斷提高，這種假設顯然是越來越不能被接受的。因此對電源完整性方面的研究顯得越來越重要。隨著存儲技術的高速發(fā)展，嵌入式存儲系統(tǒng)的容量和速度正在不斷升級，使得存儲系統(tǒng)的設計越來越成為高速系統(tǒng)設計的核心。而日益下降的工

5、作電壓對存儲系統(tǒng)的電源設計也提出了更大的挑戰(zhàn)。文章結合DDR SDRAM 存儲系統(tǒng)的電平要求，講述了電源完整性仿真在設計PDS 中的應用。1電源分配系統(tǒng)建模PDS 的作用是給整個電路提供穩(wěn)定的電源，而要做到這一點的關鍵是控制PDS 的目標阻抗。PDS 在不同頻率時會存在不同的輸入阻抗，這個阻抗正是導致電源電壓不連續(xù)的直接原因。所以我們設計的重點是在很寬的一個頻率范圍內(nèi)（DC1GHz），將系統(tǒng)阻抗控制在系統(tǒng)要求的目標阻抗內(nèi)。PDS 由電壓調(diào)節(jié)模塊（VRM ）、各種電容、電源/地平面對組成。這三者在不同頻段會做出不同的頻率響應，各自只在某一頻段有較小阻抗。電源模塊的頻率響應范圍大約在DC1KHz

6、；大電解電容在1KHz1MHz范圍能夠保持較低阻抗；而高頻陶瓷電容則在1MHz 到幾百兆赫茲頻率上保持較低阻抗；電源/地平面對在100MHz 以上頻率上才能保持較低阻抗。那么要控制PDS 的阻抗，就可以充分利用這三者不同的頻率響應，從而在很寬的一個頻率范圍內(nèi)將系統(tǒng)阻抗控制在要求的目標阻抗內(nèi)，如圖1所示。地平面共同作用來滿足目標阻抗要求2基于SPECCTRAQuest 的電源完整性仿真與分析2.1DDR SDRAM 電路的目標阻抗設計PDS 的系統(tǒng)阻抗必須在一定頻率范圍內(nèi)小于系統(tǒng)的目標阻抗，要實現(xiàn)此目標，我們必須首先得到目標阻抗的值。目標阻抗的定義為：根據(jù)JEDEC 標準，DDR 使用的是SST

7、L_2電平標準，工作電壓為2.5V 。電壓允許波動范圍為±0.2V ，即±8%，為使系統(tǒng)工作更穩(wěn)定，我們選電壓允許波動范圍為±4%。假設噪聲電流與最大瞬態(tài)負載電流之和為2A ，則可以得到系統(tǒng)目標阻抗為為了維持目標阻抗，需要使用到一定數(shù)量的不同頻段的電容，單結點仿真正好可以用來驗證選擇的電容數(shù)量是否可以在頻率范圍內(nèi)維持目標阻抗。SQ 的PI 模塊連接工作表中所有去耦電容和電壓調(diào)節(jié)模塊，并用1A 的交流電流源并聯(lián)之，等效電路如圖2所示。結果則以阻抗頻率曲線的形式顯示為合成阻抗圖。杜麗霞:教研室主任民進人士副教授IZ ÁÂÂ?Toleran

8、ce(RippleVoltage suply (Power ÁÂÃmO 502%45. 2ÁÂÃ?ÁÂÂZ 247-技術創(chuàng)新微計算機信息(測控自動化2009年第25卷第5-1期 元/年現(xiàn)場總線技術應用200例仿真技術圖2單節(jié)點仿真等效電路圖不加電容時系統(tǒng)阻抗隨著頻率的變化關系，如圖3所示。從圖中可以看出，在170MHz 頻率處出現(xiàn)最大阻抗。最大阻抗左邊的正向阻抗是由于VRM 的電感性質(zhì)導致，右邊的負向阻抗是由于電源/地平面的電容性質(zhì)導致。圖3不加電容時的仿真波形在不加任何去耦電容的情況下，系統(tǒng)阻抗沒有達到

9、目標阻抗的要求，所以必須加上適量大小的電容來減小系統(tǒng)阻抗。假設加上1個10，一個1，一個100，一個10電容之后，仿真波形如圖4所示。圖410uF ，1uF ，100nF ，10nF 電容各并聯(lián)一個時的仿真波形從圖4可以看出，使用電容后，某些頻段內(nèi)阻抗下降，最高阻抗位置右移。本系統(tǒng)中DDR 工作最高頻率266MHz ，在該頻率下系統(tǒng)阻抗高于目標阻抗，所以有必要增加電容個數(shù)。單節(jié)點仿真確定電容數(shù)量后，就需要通過多節(jié)點仿真來確定電容的擺放位置。因為每個去耦電容只是在一定的有效半徑范圍內(nèi)起作用，這個范圍和去耦電容的諧振頻率相關，頻率越高，起作用的有效半徑越小。多節(jié)點仿真將整個電源平面分割成用戶定義的

10、網(wǎng)格尺寸后，根據(jù)PCB 板的實際情況放置VRM 和噪聲源，然后產(chǎn)生每個節(jié)點的阻抗-頻率關系圖。這樣如果某個節(jié)點阻抗不滿足目標阻抗要求，就需要調(diào)整電容位置。本系統(tǒng)中，將DDR SDRAM 電源層分成8×8的網(wǎng)格，然后將同一種類型的電容均勻地安排在各個網(wǎng)格上，其仿真結果如圖5所示，從仿真結果來看，在DDR 最高工作頻率266MHz 上，所有網(wǎng)格上的阻抗都滿足了系統(tǒng)目標阻抗的要求。所以該電容布局是可行的。圖5多節(jié)點仿真結果3結束語良好的電源分配網(wǎng)絡是高速PCB 正常工作的重要保證。文章簡要敘述了電源分配網(wǎng)絡的建模，然后利用SPECCTRAQuest 工具進行電源仿真性仿真，對DDR SDR

11、AM 電路中的電容數(shù)量和布局進行驗證。實際測量結果表明，經(jīng)過該驗證后的PDS 工作穩(wěn)定，和仿真結果基本一致。所以電源完整性仿真在電路設計過程中是十分必要的，通過仿真來模擬真實系統(tǒng)的行為，可以提高設計效率，縮短開發(fā)周期。創(chuàng)新點：利用SPECCTRAQuest 工具進行電源仿真性仿真，對DDR SDRAM 電路中的電容數(shù)量和布局進行驗證。電源完整性仿真在電路設計過程中是十分必要的，通過仿真來模擬真實系統(tǒng)的行為，可以提高設計效率，縮短開發(fā)周期。參考文獻1StephenH Hall, Garrett W H, James A. High -speed Digital System Design. Wi

12、ley-interscience Publication, 2000.2512MbDDR SDRAM MT46V32M16TG Specification. Micron Technology, Inc., 2000.3劉文軍，開關電源模糊控制PID 的設計和MATLAB 仿真研究J，微計算機信息，2006作者簡介：杜麗霞, 女，1968出生，蘭州交通大學電子與信息工程學院電子教研室主任，民進人士，副教授，從事電路系統(tǒng)研究。Biography:DU Li -xia 1968Gender (minorityethnic, Female (theHan nationality Province,

13、gansu dingxi Working company (university,College of Electronic and Information Engineering Lanzhou Jiaotong University Major , master Research area. ，elec -tronics.(730070蘭州蘭州交通大學電子與信息工程學院 杜麗霞曹巖（School of Electronic &Information Engineering LanzhouJiaotong University,Lanzhou 730070）DU Li-xia通訊地址:（730070蘭州交通大學電子與信息學院407#信箱）杜麗霞1AÁÂÃÄÅÆÇÈÉ Å Â ÅÈÉ Å Â ÅÇ Æ ÆÇ