基于DSP的外部并行存儲器接口設計

1、 課程設計(論文題 目 名 稱 基于DSP 的外部并行存儲器接口設計 課 程 名 稱 專業(yè)課程設計II 學 生 姓 名 段紅飛 學 號 0941301200 系 、專 業(yè) 信息工程系、通信工程 指 導 教 師2012年 6月 10日目 錄1存儲器TMS320C54X 的接口設計 . 211外部RAM 接口的設計 . 2 12 Flash 接口的設計 . 22 系統(tǒng)硬件設計 . 321方案選擇 . . 3 22系統(tǒng)的開發(fā)平臺與環(huán)境 . . 4 23元器件介紹 . 4 24硬件核心設計圖 . . 53系統(tǒng)軟件設計 . 631 軟件流程圖. 6 32 軟件核心代碼. 8 33程序運行后CPU 寄存器

2、和DSP 存儲器的數據 . 124課程設計總結 . 13 參考文獻資料 . 14 致謝 . 151存儲器TMS320C54X 的接口設計11外部RAM 接口的設計C54x 系列DSP 芯片外部RAM 接口設計主要有以下三種擴展分離的方法：（1）外接一個128K*16的RAM ，程序區(qū)和數據區(qū)分開它采用程序選通線（/PS）接外部RAM 的A16地址線實現。因此，程序區(qū)為RAM 的錢64K ，數據區(qū)為RAM 的后64K 。 （2）混合程序區(qū)和數據區(qū)當OVL Y=1時，內部RAM 即使數據區(qū)又是程序區(qū)，這樣設置的好處是程序可以在內部全速運行。缺點是由于程序和數據是共用的，存儲區(qū)就變小了，此外，在鏈接

3、時必須將程序和數據分開，以避免重疊。 （3）一種優(yōu)化的混合程序和數據區(qū)外接RAM 方法這種方法省去了DSP 的A15地址線，將RAM 分為32K 長度的塊。采用這種方法嗎，可充分利用外接的RAM ，不會因內部RAM 和外部RAM 的地址重疊而造成外部RAM 的浪費。這種優(yōu)化的外部RAM 配置方法，使得在使用DSP 內部RAM 的情況下能夠充分利用外部擴展RAM 。12 Flash 接口的設計(1 Flash的控制邏輯信號Flash 有6根控制邏輯信號，如表2-1所示。 (2 控制信號Flash 的工作狀態(tài)是由命令控制的，有三個常用的命令，如表2-2所示。 Flash 存儲器內部以扇區(qū)來組織，對

4、Flash 存儲器編程是以塊為單位進行的。在對Flash 編程前，必須先對扇區(qū)進行擦除。編程和擦除都需要兩個總線周期的操作，如表2-3所示。 表2-32 系統(tǒng)硬件設計2. 1方案選擇對于基于DSP 平臺的Flash 接口設計，經過綜合考慮了幾種方案之后決定，采用一個帶TMS320C54X DSP 內核的Flash 接口芯片28F400B3（成本非常低），再加上簡單的外圍電路和時序調整電路。這種芯片僅僅完成Flash 底層的數據鏈路級交換，并提供給本地微控制器一個并行的接口，但是它并不完成協(xié)議層的工作。協(xié)議層的工作需要對微控制器編程，控制Flash 接口芯片來實現接口協(xié)議。所以，開發(fā)難度相對來說

5、大一些，要做的編程工作也多一點。但是這套方案的成本非常低，而且由于直接用DSP 作為微控制器，沒有原單片機的瓶頸限制，所以可以實現很高的數據傳輸速率。CCS 提供了配置、建立、調試、跟蹤和分析程序的工具，它便于實時、嵌入式信號處理程序的編制和測試，它能夠加速開發(fā)進程，提高工作效率。CCS提供了基本的代碼生成工具，它們具有一系列的調試、分析能力。CCS 支持如下圖3.1所示的開發(fā)周期的所有階段。 圖 3.12. 3元器件的介紹TMS320C549系列屬于定點DSP 芯片，低功耗和低成本是其主要的特點。它是基于改進的哈佛結構的16bit 定點DSP 芯片，特別適用于無線通信的實時嵌入式系統(tǒng)。其單周

6、期為12.5ns ，最大運算能力為80MIPS . 其內部的高性能CPU 擁有40位算術邏輯單元，包括一個40bit 的桶行移位器和兩個獨立40bit 累加器，比較，選擇和存儲單元等。最大可尋址能力192K 字，擴展尋址模式時具有8M 字的最大可尋址外部程序空間。擁有一套高效靈活的指令集，具有強大的系統(tǒng)接口能力，從而為硬件設計提供了方便。2. 4硬件核心設計圖DSP 與Flash 的接口如圖3-3所示： 3-3 DSP 與Flash 的接口3 系統(tǒng)軟件設計31 軟件流程圖下圖為軟件的編程流程圖： 4.1 軟件編程流程圖下圖為軟件擦除流程圖： 4.2 軟件擦除流程圖32 軟件核心代碼 .mmre

7、gs .def Start .text Start: STM #00FEH,SP STM#03B4H,SWWSRCALL SET_READ_MODE ; 設置讀模式 STM#0,AR1 ;AR1設置為塊地址CALL ERASE STM #4000H,AR1 ;AR1設置為數據地址 LD#55AAH,BCALL PROGRAM CALL SET_READ_MODE SET_READ_MODE:SSBX XF ; 啟用命令寫 LD #0FFH,A ; 讀陣列命令代碼 STM#4000H,AR1STL A,*AR1 ; 寫命令代碼 RPT #4 NOP ;CPU 延時 RSBXXF ; 禁用寫命令R

8、ET ERASE: PSHM AR1 ; 保存塊地址 SSBXXF ; 禁用寫命令LD #20H,A STM #4000H,*AR1STL A,*AR1 ; 設置首字節(jié)為20h LD #0D0H,A ; 設置第二個字節(jié)為0d0hSTLA,*AR1RPT #4NOP ;CPU 延時 RSBX XFE_RS:LD *AR1,A ADD A,#0,B ;B=A AND #80H,B ; 測試sr.7 BC E_SC,BNEQ AND #40H,A BC Error,ANEQBE_RS ; 讀sr E_SC: AND#3AH,ABCError,ANEQ POPMAR1 ; 恢復地址 RETPROGRA

9、M:SSBX XFLD#40H,A STLA,*AR1 RPT#4 NOP;CPU 延時 STLB,*AR1 ; 寫數據 RPT#4 NOP;CPU 延時 RSBXXF ; 禁用命令寫入 P_RS:LD*AR1,A ADDA,#0,B ;b=a AND#80H,B ; 測試sr.7 BCP_RS,BNEQ ; 讀sr P_SC:AND#1AH,A BCError,ANEQ ; 誤碼掩蓋RETError:B$ ; 循環(huán).sect .vecB Start.endCmd 文件如下：MEMORYPAGE 1:INT_D : ORIGIN=80h, LENGTH=1F80hPAGE 0:EXT_P: O

10、RIGIN=2080h, LENGTH=2000h SECTIONS.text : EXT_P PAGE 0.int_table : (EXT_P ALIGN (128 PAGE (0.bss : INT_D PAGE 13.3程序運行后CPU 寄存器和DSP 存儲器的數據 4課程設計的總結與體會在這次的課程設計中我遇到了些問題，如程序的設計中，語句的語法和常量定義都有嚴格的要求，有時輸入一個中文標點，打錯一個字母編譯就不能通過。在解決這些問題時也是一個再次學習的過程。經過了兩個星期的學習，我終于完成了外部并行存儲器接口課程設計。從開始接到論文要求到時鐘的實現，再到論文文章的完成，每走一步對我

11、來說都是新的嘗試與挑戰(zhàn)。在這段時間里，我學到了很多知識也有很多感受，我開始了獨立的學習和試驗，查看相關的資料和書籍，讓自己頭腦中模糊的概念逐漸清晰，我感受到做論文是要用心去做的一件事情，是真正的自己學習的過程和研究的過程，沒有學習就不可能有研究的能力，沒有自己的研究，就不會有所突破。通過本次畢業(yè)設計，我在老師的精心指導和嚴格要求下，獲得了豐富的理論知識，極大地提高了實踐能力，DSP 領域這對我今后進一步學習計算機方面的知識有極大的幫助。在此，忠心感謝老師以及許多同學的指導和支持。參考文獻資料1張雄偉. 曹鐵勇.DSP 芯片的原理與開發(fā)應用第四版. 電子工業(yè)大出版社,2011.5. 2鄭紅. 周星. DSP應用系統(tǒng)設計實例第一版. 北京航空航天大學出版社,2008.1.3TMS320C54x DSP結構、原理及應用（第2版）. 北京航空航天大學出版社,2007.8. 4王忠勇