一個(gè)適用于短溝HALO結(jié)構(gòu)MOS器件的直接隧穿柵電流模型

1、第27卷第7期2006年7月半導(dǎo)體學(xué)報(bào)CHINESEJOURNALOFSEMICONDUCTORSVol.27No.7July,2006一個(gè)適用于短溝HALO結(jié)構(gòu)MOS器件的直接隧穿柵電流模型3趙要󰂍許銘真譚長(zhǎng)華(北京大學(xué)微電子學(xué)系,北京100871)m到0113m,柵氧化層厚度為215nm的HALO結(jié)構(gòu)nMOS器件的直接隧穿柵電流進(jìn)行摘要:對(duì)溝道長(zhǎng)度從10了研究,得到了一個(gè)適用于短溝道HALO結(jié)構(gòu)MOS器件的直接隧穿柵電流模型.隨著溝道尺寸的縮短,源/漏擴(kuò)展區(qū)占據(jù)溝道的比例越來越大,源漏擴(kuò)展區(qū)的影響不再可以忽略不計(jì).文中考慮了源/漏擴(kuò)展區(qū)對(duì)直接隧穿柵電流m)nMOS器件的半經(jīng)

2、驗(yàn)直接隧的影響,給出了適用于不同HALO摻雜劑量的超薄柵(24nm)短溝(01130125穿柵電流模擬表達(dá)式.關(guān)鍵詞:MOS器件;HALO結(jié)構(gòu);直接隧穿電流;源/漏擴(kuò)展區(qū)EEACC:0170N;2560R中圖分類號(hào):TN386文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):025324177(2006)07212642051引言隨著柵氧化層厚度減薄,直接隧穿柵電流取代1FN隧穿電流成為柵漏電流的主導(dǎo)成分.即使MOS晶體管的工作電壓同時(shí)降低,直接隧穿柵電流的增加也會(huì)導(dǎo)致不可承受的集成電路功耗2.因此,直接隧穿柵電流成為影響集成電路可靠性的一個(gè)重要問題.得到簡(jiǎn)單、精確并廣泛適用的直接隧穿柵電m集成電路設(shè)計(jì)模擬中一個(gè)亟待流

3、模型成為0113解決的重點(diǎn)問題.目前已經(jīng)有研究者提出了不同類型的直接隧穿柵電流模型18.Depas,Register和Hu等人建立了直接隧穿柵電流解析模型1,3,4.Choi等人給出了引入隱含表面勢(shì)和量子力學(xué)修正的直接隧穿柵電流模型5.還有一些研究者用量子力學(xué)模型來模擬直接隧穿柵電流2,68.這些直接隧穿電流模型一般適m用于柵面積較大的MOS器件,能否適應(yīng)于0113HALO結(jié)構(gòu)MOS器件尚缺乏相關(guān)的研究.本文首先對(duì)HALO結(jié)構(gòu)小尺寸MOS器件中直接隧穿柵電流的成分進(jìn)行分析,然后通過模擬和實(shí)驗(yàn)驗(yàn)證得到新的半經(jīng)驗(yàn)的直接隧穿柵電流經(jīng)驗(yàn)表達(dá)式.此表達(dá)式適用于不同HALO摻雜劑量的超薄柵短溝nMOS器件

4、,改變表達(dá)式中相應(yīng)常數(shù)項(xiàng),此表達(dá)式對(duì)不同HALO摻雜劑量的超薄柵短溝pMOS器件同樣適用.3國家重點(diǎn)基礎(chǔ)研究發(fā)展計(jì)劃資助項(xiàng)目(批準(zhǔn)號(hào):G20002036503)󰂍通信作者.Email:zhaoy2005211215收到,2006201213定稿2直接隧穿柵電流成分直接隧穿柵電流是能量低于界面勢(shì)壘高度的載流子直接隧穿柵氧化層形成的.圖1給出了MOS器件隧穿柵電流的成分.長(zhǎng)溝道器件中,主要考慮柵與襯底之間的直接隧穿電流,比如,在n+多晶硅柵的nMOS器件中,當(dāng)柵壓使得襯底強(qiáng)反型時(shí),直接隧穿柵電流以電子從襯底導(dǎo)帶隧穿到柵導(dǎo)帶為主,襯底空穴價(jià)帶隧穿電流可以忽略.圖1直接隧穿柵電流的成分

5、Igc為柵極與襯底間的直接隧穿電流,Igs0和Igd0分別為源/漏擴(kuò)展區(qū)與柵極之間的直接隧穿電流.Fig.1ComponentsofDTgatecurrentIgcistheDTcurrentbetweengateandsubstrate,Igs0istheDTcur2rentbetweensourceextensionregionandgate,andIgd0istheDTcurrentbetweendrainextensionregionandgate.2006中國電子學(xué)會(huì)第7期趙要等:一個(gè)適用于短溝HALO結(jié)構(gòu)MOS器件的直接隧穿柵電流模型1265研究者發(fā)現(xiàn)912,對(duì)n+多晶硅柵的nMO

6、S器件,在襯底反型時(shí),柵到襯底的隧穿電流Igc是直接隧穿電流的重要組成部分,這是由于在柵和襯底之間存在一個(gè)較高的氧化層電場(chǎng),如圖2所示.由于襯底的平帶電壓為-110V左右,而源/漏擴(kuò)展區(qū)的平帶電壓在0V附近,當(dāng)柵電壓使得襯底強(qiáng)反型時(shí),源/漏擴(kuò)展區(qū)的隧穿電流密度比本征襯底區(qū)小得多,直接隧穿柵電流主要由襯底的隧穿電流決定.圖2n+多晶硅柵nMOS器件在溝道開啟時(shí),柵極與襯底和柵極與源/漏擴(kuò)展區(qū)之間的能帶圖Fig.2Energybanddiagramsbetweengateandsub2strate,betweengateandsource/drainextensionregionwhenthenM

7、OSFETwithn+polysilicongateturnson由于源/漏擴(kuò)展區(qū)的長(zhǎng)度僅隨工藝條件的改變而改變,在相同工藝條件下,器件的溝道越短,源/漏擴(kuò)展區(qū)長(zhǎng)度(幾十到上百nm)與溝道長(zhǎng)度之比越大,源/漏擴(kuò)展區(qū)對(duì)器件隧穿電流的影響也就越嚴(yán)重.在溝道長(zhǎng)度為10m時(shí),由于源/漏擴(kuò)展區(qū)長(zhǎng)度相對(duì)溝道長(zhǎng)度可以不予考慮,因此源/漏擴(kuò)展區(qū)對(duì)直接隧穿柵電流的貢獻(xiàn)相對(duì)于整個(gè)柵隧穿電流可以忽略.當(dāng)溝道長(zhǎng)度減小為0113m時(shí),由于擴(kuò)展區(qū)的長(zhǎng)度已經(jīng)占到溝道長(zhǎng)度的1/4以上1316,此時(shí)源/漏擴(kuò)展區(qū)對(duì)柵電流的影響變得重要.3結(jié)果與討論實(shí)驗(yàn)所用器件為0113m標(biāo)準(zhǔn)CMOS工藝制備的HALO結(jié)構(gòu)nMOS器件.器件的柵氧

8、化層厚度分別為310,215和210nm.相同柵氧化層厚度的器件有六種不同寬長(zhǎng)比,分別為10/10,10/01165,10/0115,10/01135,112/10和013m/10m.其中柵氧化層厚度為215nm的器件采用了三種不同HALO摻雜劑量,摻雜劑量比為821.Lee等人提出的直接隧穿柵電流模型已用于不同厚度SiO2或Si3N4為柵介質(zhì)材料MOS器件的直接隧穿電流模擬17,18,其表達(dá)式如下:3JDT0=8h×box|V-8m|(1)ox3b/21-(1-)3/2C(VTg,Vox,ox,b)e3hq|Eox|其中的修正函數(shù)C(Vg,Vox,Tox,b)為:C(Vg,Vox,

9、Tox,b)=×(|Ve|-(1-V)b+1)×b0bT×NoxN=VVSln1+e-VS+tln1+e-VTtox(2)其中b0是Si/SiO2的勢(shì)壘高度(電子為311eV,空穴為415eV);b是隧穿勢(shì)壘高度,對(duì)電子導(dǎo)帶隧穿(electronconductbandtunneling),電子價(jià)帶隧穿(electronvalencebandtunneling)和空穴價(jià)帶隧穿(holevalencebandtunneling)分別為311,412和415eV.mox是氧化層中載流子的有效質(zhì)量;Vox是氧化層上電壓;Tox是氧化層厚度;h是普朗克常數(shù).Tox,Vox是

10、用電容2電壓方法和量子力學(xué)模擬獲得的.(2)式中的是擬合參數(shù);S是亞閾擺幅;Vge是柵氧化層電壓;t=q.柵隧穿電流與隧穿電流密度之間符合下面的表達(dá)式:Ig,DT=AJDT(3)其中Ig,DT為測(cè)量得到的柵隧穿電流;A為柵氧化層面積;JDT為直接隧穿電流密度.以柵氧化層厚度為215nm器件的模擬結(jié)果為例,利用(1)和(2)式可以得到模擬柵隧穿電流.圖3給出了模擬的直接隧穿電流與測(cè)量得到的柵隧穿電流之間的比較,其他柵氧化層厚度的器件模擬結(jié)果與此類似.可以看出,對(duì)于長(zhǎng)溝道器件,模擬結(jié)果與實(shí)驗(yàn)結(jié)果符合較好,而對(duì)于短溝道器件,模擬和實(shí)驗(yàn)結(jié)果偏離很大.如果改變(3)式中的模擬柵面積,模擬結(jié)果和實(shí)驗(yàn)結(jié)果可

11、以很好地吻合.對(duì)柵氧化層厚度為215nm,不同溝道長(zhǎng)度(0116501135m)不同HA2LO摻雜劑量的nMOS器件,圖4給出了當(dāng)模擬結(jié)果與實(shí)驗(yàn)結(jié)果吻合時(shí),物理柵面積與模擬柵面積之間的關(guān)系.可以看到,在溝道縮短以后,模擬得到的柵面積遠(yuǎn)小于器件物理柵面積,其偏差隨著溝道長(zhǎng)度縮短而增大,而且,尺寸較小的HALO結(jié)構(gòu)器件的模擬柵面積比非HALO結(jié)構(gòu)器件的偏大,這可能是由于HALO結(jié)構(gòu)器件的等效襯底摻雜濃度較高的緣故.對(duì)溝道長(zhǎng)度小于0125m的nMOS器件,模擬柵面積和物理柵面積之間近似存在線性關(guān)系.在相同工藝條件下,由于源/漏擴(kuò)展區(qū)長(zhǎng)度基本不隨溝道長(zhǎng)度變化,它可以表征為一個(gè)與工藝相關(guān)的常數(shù).根據(jù)圖4

12、中所描述的物理柵面積與模擬柵1266半導(dǎo)體學(xué)報(bào)第27卷m和01135m的兩種nMOS器件,利用公式(1)模擬得到的直接隧穿柵電圖3柵氧化層厚度為215nm,溝道長(zhǎng)度分別為10流與實(shí)驗(yàn)結(jié)果的比較Fig.3ComparisonbetweenthesimulatedDTgatecurrentusingEq1(1)andthemeasuredgatecurrentThemandgateoxidethicknessofthesenMOSFETsis215nm,andthechannellengthofthesenMOSFETsare10m,respectively.01135圖4柵氧化層厚度為215nm

13、,溝道寬長(zhǎng)比分別為10/01165,m的三種器件,當(dāng)模擬結(jié)果與實(shí)驗(yàn)結(jié)果相10/0115,10/01135符時(shí),物理柵面積與模擬柵面積之間的關(guān)系m的HA2圖5柵氧化層厚度為215nm,溝道長(zhǎng)度小于0125LO結(jié)構(gòu)nMOS器件,源/漏擴(kuò)展區(qū)修正常數(shù)A0與歸一化HALO摻雜劑量之間的關(guān)系Fig.4Physicalgateareaversusthesimulatedgatear2eawhenthesimulatedgatecurrentequalstothemeas2uredgatecurrentThegateoxidethicknessofthethreenMOSFETsis215nm,andW/L

14、ofthethreeFig.5Source/drainextensionregionfittingparame2terA0versusnormalizedHALOdoseAllnMOSFETsarewith215nmgateoxide,andtheirchannellengthsm.ofthesenMOSFETsarebelow0125m,re2nMOSFETsis10/01165,10/0115,10/01135spectively.m的面積之間的對(duì)應(yīng)關(guān)系,溝道長(zhǎng)度小于0125nMOS器件直接隧穿柵電流可以表示為:(4)JDTA=(A0+0173A)JDT0其中A為器件的物理柵面積;A0為考

15、慮擴(kuò)展區(qū)影響給出的常數(shù),它與HALO摻雜劑量相關(guān);JDT0的表達(dá)式見(1)式.于是,直接隧穿柵電流密度表達(dá)式修正為:)JDT0(5)JDT=(0173+A其中A=A0/A為HALO摻雜劑量相關(guān)的常數(shù).圖5給出了柵氧化層厚度為215nm時(shí),歸一化的HALO摻雜劑量與A0之間的關(guān)系.可以看出,A隨HALO摻雜劑量的增大而線性增大.m的三種利用(5)式對(duì)溝道長(zhǎng)度長(zhǎng)小于0125不同HALO摻雜劑量nMOS器件的柵電流進(jìn)行模mHALO結(jié)構(gòu)擬.圖6給出了溝道長(zhǎng)度為0115nMOS器件的模擬與實(shí)驗(yàn)直接隧穿柵電流的比較.在整個(gè)低壓應(yīng)力范圍內(nèi),(5)式模擬的結(jié)果與實(shí)驗(yàn)測(cè)m量結(jié)果能夠很好的符合.對(duì)其他溝道長(zhǎng)度(0

16、1165m)器件,模擬與實(shí)驗(yàn)結(jié)果與此類似.這表和01135明,(5)式對(duì)超薄柵(24nm)短溝(01135m)不同HALO摻雜劑量器件的直接隧穿電0125流的表征都是適用的.4結(jié)論nMOS器件中源/漏擴(kuò)展區(qū)的平帶電壓遠(yuǎn)大于溝道區(qū)的平帶電壓,這使得襯底反型時(shí)源/漏擴(kuò)展區(qū)第7期趙要等:一個(gè)適用于短溝HALO結(jié)構(gòu)MOS器件的直接隧穿柵電流模型1267圖6柵氧化層厚2nm,溝長(zhǎng)0115m,不同HALO摻雜劑量nMOS器件,利用(5)式模擬得到的直接隧穿柵電流與測(cè)量結(jié)果的比較Fig.6ComparisonbetweenthesimulatedDTgatecurrentusingEq1(5)andthem

17、easuredgatecurrentThegateoxidethicknessofthesenMOSFETsis2nm,thechannellengthis0115m,andtheHALOdosesofthesenMOSFETsaredifferent.的直接隧穿電流密度比溝道區(qū)明顯的小.但是,溝道縮短以后,由于擴(kuò)展區(qū)長(zhǎng)度占據(jù)溝道長(zhǎng)度的比例增大,擴(kuò)展區(qū)對(duì)襯底反型時(shí)器件直接隧穿柵電流的影響越來越大.為此,本文給出了適用于溝道長(zhǎng)度為01135mHALO器件的修正的直接隧穿柵電流表達(dá)式,并已將其成功地用于不同溝道長(zhǎng)度(包括01135m的HALO結(jié)構(gòu))MOS器件的直接隧穿柵電流模擬.致謝感謝MOTOR

18、OLA公司提供測(cè)試樣片和測(cè)量設(shè)備.參考文獻(xiàn)1DepasM,VermeiteB,MertensPW,etal.Determinationoftunnelingparametersinultra2thinoxidelayerpoly2Si/SiO2/Sistructures.Solid2StateElectron,1995,38(8):14652LoSH,BuchananDA,TaurY,etal.Quantum2mechanicalmodelingofelectrontunnelingcurrentfromtheinversionlay2erofultra2thin2oxidenMOSFETs.

19、IEEEElectronDeviceLett,1997,18(5):2093SchuegrafKF,KingCC,HuC.Ultra2thinsilicondioxideleakagecurrentandscalinglimit.IEEESymposiumonVLSITechnology,1992:184RegisterLF,RosenbaumE,YangK.Analyticmodelfordirecttunnelingcurrentinpolycrystallinesilicon2gatemetal2oxide2semi2conductordevices.ApplPhysLett,1999,

20、74(3):4575ChoiCH,OhKH,GooJS,etal.Directtunnelingcurrentmodelforcircuitsimulation.IEEEInternationalElectronDe2viceMeeting,1997:7356GhettiA,HamadA,SilvermanPJ,etal.Self2consistentsimu2lationofquantizationeffectsandtunnelingcurrentinultra2thingateoxideMOSdevices.IEEEConferenceonSimulationofSemiconducto

21、rProcessesandDevices,1999:2397HouYT,LiMF,LaiWH.Modelingandcharacterizationofdirecttunnelingholecurrentthroughultrathingateoxideinp2metal2oxide2semiconductorfield2effecttransistors.ApplPhysLett,2001,78(25):40348ClercR,OSullivanP,McCarthyKG,etal.Aphysicalcom2pactmodelfordirecttunnelingfromnMOSinversio

22、nlayers.Solid2StateElectron,2001,45(10):17059YangN,HensonWK,WortmanJJ.AcomparativestudyofgatedirecttunnelinganddrainleakagecurrentsinnMOS2FETswithsub222nmgateoxides.IEEETransElectronDe2vices,2000,47(8):163610ChoiCH,NamKY,YuZP,etal.Impactofgatedirecttun2nelingcurrentoncircuitperformance:asimulationst

23、udy.IEEETransElectronDevices,2001,48(12):282311MomoseHS,OnoM,YoshitomoT,etal.1152nmdirect2tun2nelinggateoxideSiMOSFETs.IEEETransElectronDe2vices,1996,43(8):123312YangKN,HuangHT,ChenMJ,etal.Edgeholedirecttun2nelingleakageinultrathingateoxidep2channelMOSFETs.IEEETransElectronDevices,2001,48(12):279013

24、TaurY,ZichermanDS,LombardiDR.AnewshiftandratiomethodforMOSFETchannel2lengthextraction.IEEEElec2tronDeviceLett,1992,13(5):26714TimpG,AgarwaiA,BaumannFH,etal.Lowleakage,ultra2thingateoxidesforextremelyhighperformancesub2100nmnMOSFETs.IEEEInternationalElectronDeviceMeeting,1997:93015TiwariS,WelserJJ,Di

25、MariaDJ,etal.Surfacepotentialsanddefectgenerationin112115nmoxideMOSFETs.56thIEEEAnnuDeviceResearchConf,1998:1216ThompsonS,PackanP,GhaniT,etal.Source/drainexten2sionscalingfor011mandbelowchannellengthMOSFETs.IEEESymposiumonVLSITechnology,1998:13217LeeWC,HuC.Modelinggateandsubstratecurrentsduetoconduc

26、tionandvalencebandelectronandholetunneling.IEEESymposiumonVLSITechnology,2000:19818YeoYC,LuQ,LeeWC,etal.Directtunnelinggateleakagecurrentintransistorswithultrathinsiliconnitridegatedie2lectric.IEEEElectronDeviceLett,2000,21(11):5401268半導(dǎo)體學(xué)報(bào)第27卷ANewDirectTunnelingGateCurrentModelforShortChannelMOSFETswithHALOStructure3ZhaoYao󰂍,XuMingzhen,andTanChanghua(DepartmentofMicroelectronics,PekingUniversity,Beijing100871,China)Abstract:ThedirecttunnelingcurrentofashortchannelMOSFETwithaHALOstructureisinvestiga