用VHDL如何寫時序程序_第1頁
用VHDL如何寫時序程序_第2頁
用VHDL如何寫時序程序_第3頁
用VHDL如何寫時序程序_第4頁
免費預覽已結(jié)束，剩余1頁可下載查看

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、用VHD垃口何寫時序程序作者:日期:用VHDL如何寫時序程序用CPLD設(shè)計所構(gòu)成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點，是一種 行之有效的設(shè)計途徑。很多技術(shù)雜志和網(wǎng)站上，都有不少用CPLD設(shè)計PCI常規(guī)傳輸系統(tǒng)的文章。但用這些方法在 MzxPlusll、Fundition 等環(huán)境下進行模擬仿真時，其產(chǎn)生的時序往往與PCI規(guī)范有很大出入。雖然Altera 等公司推出PCI核可以直接使用，但這樣的內(nèi)核占 用CPLD資源較多，且能適配的器件種類少，同時價格也高，在實際 設(shè)計應用中有很大的局限性。因此，使用通用型CPLD器件設(shè)計簡易型PCI接口有很大的現(xiàn)實意義。在 Compact接口的CPLD設(shè)計中，筆

2、 者根據(jù)PCI總線傳輸時序來進行狀態(tài)機構(gòu)造，并使用VHDL語言進行功能模擬和定時分析，從而達到了預期目的。用該方法設(shè)計的 CPLD-PCI接口既可支持PCI常規(guī)傳輸，也可支持 PCI猝發(fā)傳輸，而 且在系統(tǒng)編程和下載器件方面，效果也都很好。PCI總線傳輸時序分析PCI總線傳輸至少需要40多條信號線，包括數(shù)據(jù)/地址線、接口控 制線、仲裁、總線命令及系統(tǒng)線等。每次數(shù)據(jù)傳輸均由一個地址脈沖 和一個或幾個數(shù)據(jù)脈沖組成。一次傳輸一個地址和一個數(shù)據(jù)的稱為常 規(guī)傳輸；一次傳輸一個地址和一批數(shù)據(jù)的稱為猝發(fā)傳輸。常用的控制 信號有：幀同步信號 FRAME主設(shè)備準備好信號IRDY、從設(shè)備準備 好信號TRDY從設(shè)備選通信號 DEVSE、命令/字節(jié)信號C/BE等。分析PCI總線的傳輸時序，可以看出，PCI總線傳輸有以下幾個顯著特點:（1）每次數(shù)據(jù)傳輸時首先傳出地址和命令字，從設(shè)備一般可從地址中確定是不是對本機的訪問，并確定訪問的首地址；而從設(shè)備則從命 令字中識別該訪問是讀操作還是寫操作；（2）讀寫訪問只有在信號IRDY TRDYDEVSE都為低狀態(tài)時才能進 行；（3）猝發(fā)傳輸通常需要通過邏輯來實現(xiàn)地址的自動遞加；（4）主從設(shè)備中任一方?jīng)]有準備好，操作中都需要能夠引起等待狀態(tài)插入的活動；（5）系統(tǒng)通常在幀同步信號 FRAME勺下降沿誘發(fā)數(shù)據(jù)傳輸

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論