(完整版)PCIe協(xié)議相關(guān)資料要點

1、1 PCIe 簡介PCI-Express是最新的總線和接口標(biāo)準(zhǔn)，它原來的名稱為“3GIO；是由英特爾提出的，很明顯英特爾的意思是它代表著下一代I/O 接口標(biāo)準(zhǔn)。交由PCI-SIG（ PCI 特殊興趣組織）認證發(fā)布后才改名為“PCIExpress”。這個新標(biāo)準(zhǔn)將全面取代現(xiàn)行的PCI和AGP,最終實現(xiàn)總線標(biāo)準(zhǔn)的統(tǒng)一。它的主要優(yōu)勢就是數(shù)據(jù)傳輸速率高，目前最高可達到10GB/s 以上，而且還有相當(dāng)大的發(fā)展?jié)摿ΑCI Express也有多種規(guī)格，從 PCI Express 1X至U PCI Express 16X ,能滿足現(xiàn)在和將來一定時間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。能支持PCI Express

2、 的主要是英特爾的i915和i925系列芯片組。PCI Express （以下簡稱PCI-E）采用了目前業(yè)內(nèi)流行的點對點串行連接，比起PCI 以及更早期的計算機總線的共享并行架構(gòu)，每個設(shè)備都有自己的專用連接，不需要向整個總線請求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個很高的頻率，達到 PCI 所不能提供的高帶寬。相對于傳統(tǒng)PCI 總線在單一時間周期內(nèi)只能實現(xiàn)單向傳輸，PCI-E 的雙單工連接能提供更高的傳輸速率和質(zhì)量，它們之間的差異跟半雙工和全雙工類 似。PCI-E的接口根據(jù)總線位寬不同而有所差異，包括 XI、X4、X8以及X16,而X2模式將用于內(nèi)部接口而非插槽模式。PCI-E 規(guī)格從 1 條通

3、道連接到32 條通道連接，有非常強的伸縮性，以滿足不同系統(tǒng)設(shè)備對數(shù)據(jù)傳輸帶寬不同的需求。此外， 較短的 PCI-E 卡可以插入較長的 PCI-E 插槽中使用，PCI-E 接口還能夠支持熱拔插，這也是個不小的飛躍。PCI-E X1的 250MB/ 秒傳輸速度已經(jīng)可以滿足主流聲效芯片、網(wǎng)卡芯片和存儲設(shè)備對數(shù)據(jù)傳輸帶寬的需求， 但是遠遠無法滿足圖形芯片對數(shù)據(jù)傳輸帶寬的需求。因此， 用于取代AGP 接口的 PCI-E接口位寬為X16 ，能夠提供5GB/s 的帶寬，即便有編碼上的損耗但仍能夠提供約為4GB/s左右的實際帶寬，遠遠超過AGP 8X 的 2.1GB/s 的帶寬。盡管PCI-E技術(shù)規(guī)格允許實現(xiàn)

4、 X1 （250MB/秒），X2 , X4 , X8, X12 , X16和X32通道規(guī)格，但是依目前形式來看，PCI-E X1 和 PCI-E X16 已成為 PCI-E 主流規(guī)格，同時很多芯片組廠商在南橋芯片當(dāng)中添加對PCI-E X1 的支持，在北橋芯片當(dāng)中添加對PCI-E X16 的支持。 除去提供極高數(shù)據(jù)傳輸帶寬之外，PCI-E 因為采用串行數(shù)據(jù)包方式傳遞數(shù)據(jù)，所以 PCI-E接口每個針腳可以獲得比傳統(tǒng)I/O 標(biāo)準(zhǔn)更多的帶寬，這樣就可以降低PCI-E 設(shè)備生產(chǎn)成本和體積。另外，PCI-E 也支持高階電源管理，支持熱插拔，支持數(shù)據(jù)同步傳輸，為優(yōu)先傳輸數(shù)據(jù)進行帶寬優(yōu)化。2. PCIeM插槽

5、接口:PEX8311為單通道PCI Express接口芯片，適用于 PCIe M及以上的PCIe插槽。PCIe M分為A面和B面各18個管腳，據(jù)此可以定義接口卡的PCIe金手指。廳PB面功能A面功能01+12v+12v電壓PRSNT1#熱撥插存在檢測02+12v+12v電壓+12v+12v電壓03RSVD保留針腳+12v+12v電壓04GND地GND地05SMCLK系統(tǒng)管理總線時鐘JTAG2測試時鐘、JTAG接口輸出時鐘06SMDAT系統(tǒng)管理總線數(shù)據(jù)JTAG3測試數(shù)據(jù)輸出07GND地JTAG4測試模式選擇08+3.3v+3.3.V電壓JTAG5測試模式選擇09JTAG1測試復(fù)位，JTA( 接口

6、復(fù)位時鐘3+3.3v+3.3.V電壓103.3vaux3.3v輔助電源+3.3v+3.3.V電壓11WAKE#鏈接激活信號PERST#PCIe復(fù)位信號12RSVD保留針腳GND地13GND地REFCLK+差分信號對的參考時鐘14PETp00號信道發(fā)送REFCLK-15PETn0GND地16GND地PERp00號信副攵17PRSNT2#熱撥插存在檢測PERn018GND地GND地3. PEX8311管腳功能PEX8311 RDK硬件參考手冊中，提供了該開發(fā)板的詳細電路原理圖，在研讀、分析和測試的基礎(chǔ)上進行消化，其中最主要是PEX8311的管腳描述和功能使用。通過對管腳（BALL ）的具體分析，進

7、一步加深了對器件功能的理解，可以設(shè)計出合理高效 的原理圖。1） PEX8311管腳的分類：PCI Express信號：包括 PCI Express接口信號，PCI Express配置空間串行 EEPROM信號；Local總線接口信號：包括 Local總線C總線模式（非復(fù)用模式）信號、 Local總線J總線模 式（復(fù)用模式）信號和 Local配置空間串行 EEPROM接口信號；JTAG信號；測試信號；NC （未連接）信號；電源和地信號；其它信號。2）管腳描述2.1） PCI Express 接口信號（9個）PERn0:輸入，負向的 PCI Express差分接收信號；PERp0:輸入，正向的 P

8、CI Express差分接收信號；PERST#:雙向，PCI Express復(fù)位信號；在Endpoint模式下，作為輸入信號，對橋接芯片進行復(fù)位；在Root Complex 模式下，作為輸出信號，在PCI 被復(fù)位時輸出有效信號；PETnO:輸出，負向的 PCI Express差分發(fā)射信號；PETpO:輸出，正向的 PCI Express差分發(fā)射信號；REFCLK- ： 輸入， 負向的 PCI Express 差分時鐘輸入信號，PCI Express 允許 100MHz 的寬頻參考時鐘，在Endpoint模式下該管腳連接到 PCI Express總線的REFCLK-上；在Root Complex

9、 模式下連接到外部的差分時鐘源上；REFCLK+ ：輸入，正向的PCI Express 差分時鐘輸入信號，PCI Express 允許 100MHz 的寬頻參考時鐘，在Endpoint 模式下該管腳連接到PCI Express 總線的 REFCLK+ 上；在 RootComplex 模式下連接到外部的差分時鐘源上；WAKEIN# ： 輸入， 在 Root Complex 模式下， 作為輸入信號，當(dāng)處于 L2 連接狀態(tài)時PCI Express設(shè)備接收外部喚醒信號；WAKEOUT# ：開路輸出，在Endpoint 模式下，作為輸出信號，當(dāng)處于L2 連接狀態(tài)時輸出喚醒信號；2.2） PCI Expr

10、ess 配置空間串行EEPROM 功能支持信號（4 個）EECLK ：輸出，串行EEPROM 時鐘信號，該管腳直接連接到串行EEPROM 的串行時鐘輸入端 SCK 管腳， EECLK 的頻率可有PECS Serial EEPROM Clock FrequencyEECLKFREQ ）寄存器編程設(shè)置，范圍為2M-25M ；EECS#： 輸出， 串行 EEPROM 片選信號，低電平有效的片選信號，直接連接到EEPROM 的CS#管腳；EERDDATA ：串行EEPROM 數(shù)據(jù)讀，直接連接到EEPROM 的數(shù)據(jù)輸出SO管腳；EEWRDATA ：串行EEPROM 數(shù)據(jù)寫，直接連接到EEPORM 的數(shù)據(jù)

11、輸入SI管腳。2.3） Local 總線接口C 總線模式（非復(fù)用模式）信號（96 個）ADS#:雙向，地址選通信號，表明地址有效，可以開始新的總線訪問；BIGENG# :輸入，Big Endian （高位在后）選擇信號，在Local總線進行主控（Master）傳輸或配置寄存器訪問時該信號有效，采用高位在后的字節(jié)排序方式操作；BLAST# ：雙向，突發(fā)臨終信號，作為輸入信號，在Local 主控總線有效該信號，表示總線訪問的最后一個數(shù)據(jù)到達；作為輸出信號，PEX8311 有效該信號，表示總線訪問的最后一個數(shù)據(jù)到達；BREQi ：輸入，總線申請信號，Local 總線申請總線時有效，當(dāng)通過配置寄存器使

12、能該位后，當(dāng) PEX8311 正在直從模式或DMA 傳輸時，會釋放總線；BREQo ：輸出，終止總線申請信號，當(dāng)補償定時器終止，Local 總線占用總線結(jié)束；BTERM# ：雙向，突發(fā)終止信號，作為輸入信號，該信號有效時，PEX8311 會終止當(dāng)前傳輸，若當(dāng)前傳輸未及時完成，則產(chǎn)生一個新的地址周期繼續(xù)傳輸；作為輸出信號，當(dāng)檢測到一個 PCI 異常中斷信號后，PEX8311 輸出該信號用來終止當(dāng)前傳輸；CCS#:輸入，配置寄存器選擇信號，當(dāng)Local總線訪問PEX8311時，內(nèi)部PEX8311的LCS寄存器被該信號選擇；DACK1:0# ：輸出，DMA 通道選通確認信號；DMPAF/EOT# ：

13、 復(fù)用管腳，缺省的功能未DMPAF 輸出， 需要配置(LCS DMAMODE0 14 andDMAMODE1 14=00b) ，作為 DMPAF ，即直從模式下可編程FIFO 寫滿標(biāo)志信號使用時，可通過 LCS DMPBAM 10, 8:5. 來設(shè)置；作為當(dāng)前DMA 通道傳輸結(jié)束信號標(biāo)志( EOT#) 輸入時，用來終止當(dāng)前的DMA 傳輸，注意在使用前需要保證已經(jīng)激活了DMA 通道；DP3:0 ：雙向，數(shù)據(jù)校驗信號，校驗位在PEX8311 進行讀寫操作時有效，對總線的四字節(jié)通道數(shù)據(jù)進行校驗；DREQ1:0:輸入，DMA通道命令模式下的請求信號，DREQ0#關(guān)聯(lián)通道0, DREQ1#關(guān)聯(lián)通道 1；

14、LA31:2 ：雙向，Local 地址信號，提供的是總線物理地址的高30位(缺省為32 位數(shù)據(jù)傳輸，不需要低2 位)， 當(dāng)進行突發(fā)模式的傳輸時，地址會自動累加用以表示一個持續(xù)的數(shù)據(jù)周期；LBE3:0# ：雙向，本地字節(jié)使能信號，用來表明四字節(jié)數(shù)據(jù)傳輸時的字節(jié)有效。利用此信號可以實現(xiàn)32 位、 16 位和 8 位數(shù)據(jù)傳輸，同時由該管腳提供輔助增加的地址信號；LCLK ：輸入，Local 總線時鐘信號，該管腳任何操作都必須外接時鐘信號；LD31:0 ： Local 數(shù)據(jù)總線信號。當(dāng)PEX8311 配置為 Local 總線主控時，可以傳輸8位、 16位或 32 位數(shù)據(jù)；當(dāng)進行直主模式訪問PEX831

15、1 時必須位32位數(shù)據(jù)傳輸；LHOLD ：輸出，Local 總線獨占請求信號，有效時獨占Local 總線；LHOLDA ：輸入，Local 總線獨占應(yīng)答信號，當(dāng)當(dāng)前Local 總線的擁有者響應(yīng)LHOLD 信號后， Local 總線仲裁器有效該信號；PEX8311 未發(fā)出 LHOLD 信號時，不能把Local 總線使用權(quán)賦給PEX8311 ；LINTi# ：輸入，Local 中斷輸入信號，在使能LCS Interrupt Control/Status 寄存器的(INTCSR 11, 8 = 11b) 后， PCI Express 有效 INTA ；LINTo# ：輸出，Local 中斷輸出信號，

16、當(dāng)中斷條件發(fā)生或LCS Interrupt Control/Status寄存器設(shè)置后，該管腳同步輸出；LRESET#：雙向，Local總線復(fù)位信號，在 Root Complex模式下，該為輸入信號用來復(fù)位 PEX8311 ；在 Endpoint 模式下，當(dāng)PEX8311 復(fù)位時輸入該信號，用來復(fù)位背板的邏輯電路；LSERR# ：輸出，Local系統(tǒng)錯誤信號中斷輸出信號，當(dāng)出現(xiàn)中斷使能或中斷異常，該 管腳同步輸出；LW/R# ：雙向，Local 讀寫信號；PMEIN# ：輸入，電源管理事件輸入信號，該信號只在Endpoint 模式下可用，用來產(chǎn)生一個 PM_PME 消息傳到PCI Express

17、 空間；PMEOUT# ： 開路輸出，電源管理事件輸出信號，該信號只在Root Complex 模式下可用，開路輸出用來給Local 主機發(fā)送信號，表明PM_PME 消息已經(jīng)從PCI Express 空間中獲得；READY# ：雙向，I/O 就緒信號，直從或DMA 傳輸下為輸入信號，表明可讀的數(shù)據(jù)已經(jīng)在總線上有效或待寫數(shù)據(jù)已經(jīng)在下個時鐘上升沿到達前準(zhǔn)備好；直主傳輸下為輸出信號，同樣的條件輸出該信號；USERi/LLOCKi# ：復(fù)用輸入管腳，復(fù)用設(shè)置是根據(jù)(CNTRL18=1) 來設(shè)置的，作為用戶輸入信號時，為用戶自定義的信號，可由PEX8311 的配置寄存器讀?。蛔鳛長ocal 鎖定輸入時，

18、在PEX8311 直接訪問內(nèi)部PCI 總線，需要多重傳輸時有效；USERo/LLOCKo# ：復(fù)用輸出管腳，復(fù)用設(shè)置是根據(jù)(CNTRL19=1) 來設(shè)置的，作為用戶輸出信號時，為用戶自定義的信號，可由PEX8311 的配置寄存器控制輸出；作為Local鎖定輸入時，表明直從模式PCI-Local 總線訪問需要多重傳輸；WAIT# ：雙向，I/O 等待信號，作為輸入信號時，在PEX8311 直主模式下訪問數(shù)據(jù)周期時有效；作為輸出信號時，可以通過編程在直從模式傳輸?shù)倪^程中，在Local 總線時鐘周期中插入等待狀態(tài)；2.4） Local總線接口 J總線模式(復(fù)用模式)信號(96個)與 C 總線模式相比

19、，只是在若干管腳上有所不同。ALE ：雙向，地址鎖存使能信號，表明有效的地址，并開始一個新的總線訪問周期；作為輸入信號時，PEX8311 在 LCLK 高電平時鎖存到達的地址信號；作為輸出信號時，參考如下時序；（對應(yīng)C 總線模式管腳為LA29 ）DEN#:輸出，數(shù)據(jù)使能信號，低有效時表明Local總線可以驅(qū)動Local數(shù)據(jù)總線，與DT/R#配合使用；DT/R#： 輸出， 數(shù)據(jù)發(fā)送/接收信號，該信號低有效時表明PEX8311 已經(jīng)驅(qū)動有效數(shù)據(jù)到Local數(shù)據(jù)總線上，高電平時表明 PEX8311正在接收數(shù)據(jù)，通過和DEN#信號配合來控制數(shù)據(jù)發(fā)送器（transceivers）;（對應(yīng)C總線模式管腳為

20、 LA31 ）LA28:2 ：雙向，Local 地址總線，低兩位地址由LBE1:0# 提供；LAD31:0 ：雙向，Local 地址/數(shù)據(jù)總線，即地址總線和數(shù)據(jù)總線復(fù)用。地址周期：作為 Local 總線的主控，PEX8311 提供了一個32 位的地址用于數(shù)據(jù)傳輸，8 位數(shù)據(jù)傳輸時， LAD31:0 提供字節(jié)地址；16 位數(shù)據(jù)傳輸時，LAD31:1 提供字地址，LAD0 為0；32 為數(shù)據(jù)傳輸時，LAD31:2 提供雙字地址，LAD1:0 為 00；作為Local 總線的從控，主控方以32為地址訪問PEX8311 , LAD1:0忽略，在 ADS#有效期間、LCLK上升沿到達時或者 ALE 有效

21、時，輸入的地址被鎖存入PEX8311 中。數(shù)據(jù)周期：作為 Local 總線的主控，PEX8311 通過總線數(shù)據(jù)寬度訪問方式可以提供了8/16/32 位數(shù)據(jù)傳輸通道；作為Local 總線的從控，32 位的數(shù)據(jù)總線被用來讀取/寫入PEX8311 。LBE3:0# ： Local 總線使能信號，與C 總線模式不同，主要時地址總線采用了地址/數(shù)據(jù)復(fù)用總線LAD 。EECS:輸出，串行EEPROM片選信號；EEDI/EEDO ：雙向，串行EEPROM 數(shù)據(jù)輸入/輸出信號，為復(fù)用方式的讀寫數(shù)據(jù)到EEPROM ；EESK:輸出，串行 EEPROM時鐘信號。2.6）其它接口信號（11 個）BAR0ENB# ：

22、 輸入， PCI Base Address 0 寄存器使能信號，低有效時使能PECS PCI BaseAddress 0 寄存器，高電平時，由PECS Device-Specific Control （DEVSPECCTL） 寄存器的PCI Base Address 0 使能位來使能PCI Base Address 0 ；GPIO3:0 ：雙向，可以通過General-Purpose I/O Control 寄存器來進行功能配置。MODE1:0 ：輸入，Local 總線模式選擇，PCLK_IN ： 輸入， 內(nèi)部時鐘輸入信號，需要接入66MHz 的時鐘； 在 ROOT_COMPLEX#有效時可以

23、直接從外部通過一個33 歐姆的電阻接到PCLKO 端即可； 在 ROOT_COMPLEX#無效時，需要外接66MHz 的時鐘信號；PCLKO ： 輸出， 內(nèi)部時鐘輸出信號，內(nèi)部參考時鐘緩沖輸出，頻率可通過PECS DEVINIT寄存器的PCLKO Clock Frequency field 字段值編程更改，缺省輸出為66MHz；PWR_OK ： 輸出， 電源確定信號，只在 Endpoint 模式下可用，該信號表明在PCI ExpressSet Slot Power Limit message 的值大于或等于POWER 寄存器里設(shè)定的值；ROOT_COMPLEX# ： 輸入， 當(dāng)?shù)陀行r，表明 PEX8311 作為 PCI Express Root Complex設(shè)備工作（北橋North Bridge ）；當(dāng)高無效時，表明PEX8311 作為 PCI Express Endpoint 設(shè)備（接口Peripheral Board ）工作。2.7） JTAG 信號（ 5 個）TCK ：輸入，測試時鐘；TDI ：輸入，測試數(shù)據(jù)輸入；TDO:輸出，測試數(shù)據(jù)輸出；TMS:輸入，測試模式選擇；TRST#:輸入，測試復(fù)位。2.8） 測試信號（12 個）BD