電流檢測(cè)功能電路的設(shè)計(jì)實(shí)現(xiàn)

1、電流檢測(cè)功能電路的設(shè)計(jì)實(shí)現(xiàn) 為了滿足對(duì)直流舉行檢測(cè)的同時(shí)實(shí)現(xiàn)對(duì)電流信號(hào)縮小的需要，設(shè)計(jì)了一款電流檢測(cè)，采納csmc 0.5 m 120 v bcd工藝。不同于傳統(tǒng)電流檢測(cè)電路，該電路挺直對(duì)電流信號(hào)舉行處理，輸出具有較好的線性度，同時(shí)對(duì)輸入信號(hào)基本無(wú)影響，并且電路結(jié)構(gòu)較為容易，能夠較好地滿足ip核應(yīng)用的需要。通過驗(yàn)證以及流片、測(cè)試，證實(shí)該電路具有良好的功能性。文中同時(shí)給出該電路ip數(shù)據(jù)提取過程以及后續(xù)電路。1 引言通常所說的電流檢測(cè)是用來(lái)檢測(cè)某部件、或者導(dǎo)線通過的電流，普通用互感器、分流器等將電流信號(hào)轉(zhuǎn)化成信號(hào)，然后再對(duì)其舉行處理放大，作為后面電路庇護(hù)、檢測(cè)用法。目前，已經(jīng)有無(wú)數(shù)不同的電流檢測(cè)技

2、術(shù)已被公布或?qū)嵤?。其中常用的直流電流檢測(cè)辦法主要是通過串聯(lián)或者基于原理舉行，在通常狀況下被測(cè)電流信號(hào)較大，串聯(lián)電阻對(duì)輸入電流信號(hào)的影響可以忽視不計(jì)，但隨著科技進(jìn)展的需要，被檢測(cè)信號(hào)日漸減小，在系統(tǒng)電路中假如挺直串聯(lián)電阻，會(huì)影響前級(jí)電路工作，導(dǎo)致被測(cè)電流信號(hào)的大小發(fā)生轉(zhuǎn)變，此時(shí)這一影響已經(jīng)不能再被忽視。為了檢測(cè)小電流信號(hào)，同時(shí)實(shí)現(xiàn)將輸入的電流信號(hào)縮小的功能，以便滿足后續(xù)處理電路的要求，本文給出了一種不同于傳統(tǒng)電流檢測(cè)電路中常用的兩類實(shí)現(xiàn)辦法電阻檢測(cè)和電流互感器檢測(cè)的檢測(cè)電路，區(qū)分于采納電阻、以及等無(wú)源器件作為主要結(jié)構(gòu)的電路，設(shè)計(jì)了一款由mos管為主要結(jié)構(gòu)組成的電流檢測(cè)電路。它能夠在實(shí)現(xiàn)電流縮放的

3、同時(shí)，克服因?qū)υ措娏鳟a(chǎn)生較大影響而使得輸入電流信號(hào)有較大轉(zhuǎn)變的問題。2 電流檢測(cè)電路原理及設(shè)計(jì)優(yōu)化2.1 設(shè)計(jì)要求本文的設(shè)計(jì)依托于國(guó)家項(xiàng)目服務(wù)設(shè)計(jì)平臺(tái)，項(xiàng)目中要求的電流檢測(cè)電路主要要求實(shí)現(xiàn)將大電流信號(hào)縮小，終于得到較小的電流信號(hào)輸出，以便為后續(xù)電路模塊提供符合要求的電流值。同時(shí)要求，在得到較小輸出電流的同時(shí)要保證輸入電流值不能發(fā)生變幻。設(shè)計(jì)要求實(shí)現(xiàn)輸出電流與輸入電流相比達(dá)到縮小3600倍的目標(biāo)，同時(shí)要求有較好的線性度。2.2 結(jié)構(gòu)設(shè)計(jì)本文設(shè)計(jì)的電流檢測(cè)電路主要是實(shí)現(xiàn)將輸入電流縮小以便后面向電流舉行其他相關(guān)操作，比如過流庇護(hù)等。需要注重的是在得到較小輸出電流的同時(shí)不能夠轉(zhuǎn)變輸入電流，或者是對(duì)其產(chǎn)

4、生較大的影響，因此不能夠挺直采納電阻分壓的形式。另外還期望該電路電流變幻的精度能夠達(dá)到合理范圍，以及具有穩(wěn)定的輸出電流。然而電阻在實(shí)際應(yīng)用中不確定因素較大，溫度、工藝等導(dǎo)致方塊電阻的穩(wěn)定性不是很好，波動(dòng)較大，可能會(huì)導(dǎo)致終于流片后得到的電阻值與最初設(shè)計(jì)有較大偏差，影響電路性能。這兩點(diǎn)是該電路設(shè)計(jì)需要解決的關(guān)鍵問題，也是舉行設(shè)計(jì)的難點(diǎn)。普通而言，電流鏡的一個(gè)關(guān)鍵特性是：它可以精確地復(fù)制電流而不受工藝和溫度的影響，同時(shí)這種結(jié)構(gòu)特性本身打算了它對(duì)輸入電流幾乎沒有影響。綜合考慮上述設(shè)計(jì)要求以及前端電路輸出端的電路結(jié)構(gòu)，終于確定采納電流鏡結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)。在電流鏡結(jié)構(gòu)中，iout與iref（標(biāo)準(zhǔn)電流，這里即為

5、輸入電流）的比值由器件尺寸的比率打算，該值可以控制在合理的精度范圍內(nèi)。需要注重的是，電流鏡中的全部晶體管通常都采納相同的柵長(zhǎng)，以減小因?yàn)樵绰﹨^(qū)邊緣蔓延（ld）所產(chǎn)生的誤差。而且，短溝器件的閾值電壓對(duì)溝道長(zhǎng)度有一定的依靠性。因此，電流值之比只能通過調(diào)整晶體管的寬度來(lái)實(shí)現(xiàn)。另外，對(duì)器件寬度的調(diào)整事實(shí)上是通過多個(gè)單元晶體管并聯(lián)來(lái)實(shí)現(xiàn)的，而不是容易地設(shè)計(jì)轉(zhuǎn)變一個(gè)器件的寬度。同時(shí)考慮到版圖以及工藝對(duì)電路性能的影響，在設(shè)計(jì)時(shí)晶體管需要盡量采納對(duì)稱結(jié)構(gòu)。終于確定的電路結(jié)構(gòu)詳見圖1。圖1 電流檢測(cè)電路結(jié)構(gòu)圖按照電路結(jié)構(gòu)可以挺直計(jì)算得出電路理論上實(shí)現(xiàn)電流縮小3600倍。電路中各個(gè)晶體管尺寸的終于確定是通過對(duì)不同

6、器件尺寸電路的仿真結(jié)果對(duì)照得到的。本文下一頁(yè)：優(yōu)化及其仿真3 優(yōu)化及其仿真首先確定對(duì)于晶體管柵長(zhǎng)的選取。按照電流鏡結(jié)構(gòu)特點(diǎn)，通常電流鏡中的全部晶體管都采納相同的柵長(zhǎng)。在設(shè)計(jì)時(shí)還需要考慮終于流片時(shí)所采納工藝的要求。本次流片采納的是0.5 m的工藝，因此l值亦不能過小，否則電路的性能會(huì)對(duì)工藝精確度有很大的依靠性。通過對(duì)不同長(zhǎng)度下電路仿真結(jié)果（2所示）的分析，可以知道在l=1 m時(shí)電路的線性度最佳，能夠很好地滿足合理的精度要求。圖2 mos管l值對(duì)電路性能影響仿真綜合考慮各方面因素，在選取mos管的柵長(zhǎng)時(shí)終于確定l=1 m為較優(yōu)計(jì)劃舉行電路的搭建。這也解釋了電流鏡結(jié)構(gòu)中應(yīng)采納轉(zhuǎn)變mos管的寬度調(diào)整電

7、流的比例。接下來(lái)研究晶體管寬度確實(shí)定。晶體管寬度的比例值挺直打算了囫圇電路對(duì)電流縮小的倍數(shù)。圖3是晶體管寬度取28 m依次轉(zhuǎn)變下的仿真結(jié)果圖。需要注重的是當(dāng)寬度較大時(shí)，囫圇晶體管所占面積也會(huì)顯然增強(qiáng)，另外用法nmos管和pmos管的數(shù)量也會(huì)對(duì)電路性能產(chǎn)生一定的影響。所以綜合考慮電路變幻倍數(shù)的需要、精度的要求以及版圖面積等多方面因素，終于確定圖1中給出的電路結(jié)構(gòu)。圖3 不同寬度下的電路性能仿真本文下一頁(yè)：性能仿真及測(cè)試結(jié)果4 性能仿真及測(cè)試結(jié)果4.1 仿真結(jié)果首先，對(duì)電路的輸出特性舉行仿真測(cè)試。給電路增強(qiáng)不同阻值的負(fù)載r1，分離舉行仿真測(cè)試，觀看其輸出特性變幻，結(jié)果4所示。1下的電路性能仿真&q

8、uot;>圖4 不同r1下的電路性能仿真從圖4中可以很清晰地看到，當(dāng)電路加載不同負(fù)載時(shí)電路的輸出結(jié)果幾乎徹低重合，解釋負(fù)載對(duì)輸出結(jié)果基本沒有影響。這個(gè)結(jié)果很好地解釋了該電路結(jié)構(gòu)具有很穩(wěn)定的輸出特性，電路設(shè)計(jì)能夠較好地實(shí)現(xiàn)穩(wěn)定輸出的設(shè)計(jì)目標(biāo)。同時(shí)從圖4中標(biāo)注的兩個(gè)特別點(diǎn)可以很好地看出這種電路結(jié)構(gòu)終于實(shí)現(xiàn)電路電流變幻值與理論值相差較小。對(duì)電路舉行的后仿真結(jié)構(gòu)與前仿結(jié)果相差甚小，所以可以說囫圇電路在考慮到了工藝波動(dòng)性的前提下，能夠基本滿足線性度的要求，正常實(shí)現(xiàn)電路功能。4.2 測(cè)試結(jié)果圖5為電流檢測(cè)電路終于舉行流片時(shí)的版圖?？梢钥吹洁駠麟娐泛诵膸缀跛惺怯蒻os管構(gòu)成。表l是對(duì)芯片中該電路舉行

9、測(cè)試的終于結(jié)果，因?yàn)闇y(cè)試條件限制，只能給出一些不延續(xù)的電流值點(diǎn)作為輸入。在測(cè)試中，我們對(duì)多個(gè)電路舉行了測(cè)量，大部分電路的測(cè)試結(jié)果都比較臨近，表l給出了其中較為典型的兩組數(shù)據(jù)。圖5 電流檢測(cè)電路的版圖表l 較為典型的兩組測(cè)試數(shù)據(jù)通過測(cè)試結(jié)果可以看出囫圇電路基本實(shí)現(xiàn)了設(shè)計(jì)的功能要求，完成了將電流縮小的功能。表格中給出的兩組數(shù)據(jù)結(jié)果的放大倍數(shù)與仿真結(jié)果相差不大，基本達(dá)到了設(shè)計(jì)要求。而在實(shí)際測(cè)試中還浮現(xiàn)了一組偏差較大的數(shù)據(jù)，這些測(cè)試數(shù)據(jù)結(jié)果是選取不同5×5芯片內(nèi)的電路舉行測(cè)試的。這解釋因?yàn)楣に噯栴}，不同位置的電路存在著一定的性能偏差，個(gè)別電路的性能可能不是非常抱負(fù)。但這是在設(shè)計(jì)考慮之內(nèi)的工藝

10、偏差，同時(shí)也解釋了該工藝存在著不穩(wěn)定性。為了更直觀地看到電路電流變幻特性，我們將表l的其次組數(shù)據(jù)繪制成曲線，結(jié)果見圖6。通過數(shù)據(jù)收拾計(jì)算，可以知道測(cè)試結(jié)果與仿真結(jié)果相差1 a左右，并且當(dāng)輸入電流值越大，偏差會(huì)略有所減小，相對(duì)得到的輸出電流的精度越高。囫圇電路能夠較好地實(shí)現(xiàn)電路縮小功能，并且能夠達(dá)到設(shè)計(jì)要求的3600倍的縮小值。同時(shí)測(cè)試結(jié)果的線性度在合理范圍之內(nèi)。整體上，終于的測(cè)試結(jié)果是可以被接受的，這解釋電路能夠較好地實(shí)現(xiàn)其功能。本文下一頁(yè)：數(shù)據(jù)提取5 數(shù)據(jù)提取隨著信息產(chǎn)業(yè)的飛快進(jìn)展，ip核的用法日益受到業(yè)界關(guān)注。據(jù)dataquest統(tǒng)計(jì)，ip核已經(jīng)成為一項(xiàng)產(chǎn)業(yè)。而該電路的設(shè)計(jì)正是為了實(shí)現(xiàn)ip

11、核模塊的設(shè)計(jì)，所以在完成基本的電路設(shè)計(jì)以及流片、測(cè)試工作之后，還要對(duì)相關(guān)數(shù)據(jù)舉行打包處理，以便于ip核的復(fù)用。數(shù)據(jù)處理包括提取電路的lef文件以及規(guī)律功能（-a代碼）的編寫工作。圖6 電流檢測(cè)電路測(cè)試結(jié)果圖lef文件的產(chǎn)生用法的是公司的數(shù)據(jù)提取工具abstracts generating舉行ip核數(shù)據(jù)提取。abstract主要按照三種基本數(shù)據(jù)tech.lef、需要提取的各電路版圖信息（gdsii）和map對(duì)電路各種器件、管腳信息舉行提取，得到lef文件abstract.lef。規(guī)律功能是用一種高層次硬件描述語(yǔ)言verilog-a代碼舉行編寫的。圖7展示了該代碼經(jīng)過仿真驗(yàn)證結(jié)果與上面電路結(jié)構(gòu)的仿真基本全都，解釋所寫代碼能夠正常實(shí)現(xiàn)電流檢測(cè)的功能。這樣就完成了對(duì)該電路規(guī)律功能的編寫