(完整版)常見硬件工程師筆試題(標(biāo)準(zhǔn)答案).doc

1、硬件工程師筆試題一、電路分析：1、競爭與冒險在組合邏輯中，在輸入端的不同通道數(shù)字信號中經(jīng)過了不同的延時，導(dǎo)致到達(dá)該門的時間不一致叫競爭。因此在輸出端可能產(chǎn)生短時脈沖(尖峰脈沖)的現(xiàn)象叫冒險。常用的消除競爭冒險的方法有：輸入端加濾波電容、選通脈沖、修改邏輯設(shè)計等。2、同步與異步同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，只有這些觸發(fā)器的狀態(tài)變化與時鐘脈沖同步，而其它的觸發(fā)器的狀態(tài)

2、變化不與時鐘脈沖同步。異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步同步就是雙方有一個共同的時鐘，當(dāng)發(fā)送時，接收方同時準(zhǔn)備接收。異步雙方不需要共同的時鐘，也就是接收方不知道發(fā)送方什么時候發(fā)送，所以在發(fā)送的信息中就要有提示接收方開始 接收的信息，如開始位，結(jié)束時有停止位3、仿真軟件：Proteus4、Setup 和 Hold timeSetup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿(如上升沿有 效)T時間到達(dá)芯片，這個T就是建立時間-Setup

3、time.如不滿足setup time,這個數(shù)據(jù)就不能被 這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果hold time不夠，數(shù)據(jù)同樣不能 被打入觸發(fā)器。5、IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別同步復(fù)位在時鐘沿采集復(fù)位信號，完成復(fù)位動作。異步復(fù)位不管時鐘，只要復(fù)位信號滿足條 件，就完成復(fù)位動作。異步復(fù)位對復(fù)位信號要求比較高，不能有毛刺，如果其與時鐘關(guān)系 不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。6、常用的電平標(biāo)準(zhǔn)TTL： transistor-transistor logic gate 晶體管一晶體管邏輯門CMOS ： C

4、omplementary Metal Oxide Semiconductor 互補(bǔ)金屬氧化物半導(dǎo)體LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS )： 3.3V、2.5V RS232、 RS4857、TTL電平與CMOS電平TTL電平和CMOS電平標(biāo)準(zhǔn)TTL電 5V供電平： 2.4V1輸出 L: 2,0V0輸入L：CMOS電平：（一般是12V供電） 輸出 L： 0.9*Vcc 輸入 L： 0.7*Vcc.CMOS電路臨界值（電源電壓為+ 5V）VOHmin =4.5V VOLmax =0.5VVIHmin =3.5V VILmax =1.5V特性區(qū)

5、別：CMOS是場效應(yīng)管構(gòu)成，TTL為雙極晶體管構(gòu)成；CMOS的邏輯電平范圍比較大（315V） , TTL只能在5V下工作;CMOS的高低電平之間相差比較大、抗干擾性強(qiáng)，TTL則相差小，抗干擾能力差;CMOS功耗很小，TTL功耗較大（15mA/門）；CMOS的工作頻率較TTL略低，但是高速 CMOS速度與TTL差不多相當(dāng)。8、 RS232、 RS485RS232：采用三線制傳輸分別為 TXDRXDGND,其中TXD為發(fā)送信號，RXD為接收信號。全雙工，在RS232中任何一條信號線的電壓均為負(fù)邏輯關(guān)系。即：15v - 3v 代表 1+ 3v + 15v 代表 0RS485：采用差分傳輸（平衡傳輸）

6、的方式，半雙工，一般有兩個引腳A、Bo AB間的電勢差U UA-UB:為不帶終端電阻AB電勢差：+ 2+ 6v 邏輯1 一2-6v 邏輯0，；帶終端電阻 AB電勢差：大于 + 200mv邏輯1，；小于一 200mv邏輯0；注意：AB之間的電壓差不小于200mv。 波特率計算：如圖，傳輸9bit （ 1起始位+8數(shù)據(jù)位）花費(fèi)的時間為 79uso Is傳輸?shù)臄?shù)據(jù)量 為1/0.0000790=113924 ,可以推測波特設(shè)置的波特率為 115200。RS485的波特率計算同 理。（二進(jìn)制系統(tǒng)中，波特率等于比特率） 終端電阻其目的就是消耗通信電纜中的信號反射，其原因有兩個：阻抗不連續(xù)喝阻抗不匹 配。9

7、、CAN BUS要點(diǎn)（顯性與隱性電平）：顯性位即無論總線上各節(jié)點(diǎn)想將總線驅(qū)動成什么樣的電平，只要有一個節(jié)點(diǎn)驅(qū)動為顯性位，則總線表現(xiàn)為顯性位的電平；隱性位正好相反，只有各節(jié)點(diǎn)都不將總線驅(qū)動成顯性位的電平，總線才表現(xiàn)為隱性位對應(yīng)的電平。顯性位電平為Vh-Vl=2V,邏輯上為“0” ；隱性位電平為Vh-Vl=0V,邏輯上為“ 1 ”。MS Artiock Broke Syilom CCW CMnae CWd WWIUM DtW Drvw Iritorrolom l-4oMe DMM Doer hlxnliMule ECM Engne CmM ktodue tm EiMtraic Ytwo lk3uh

8、- TGMCXMWKHMMlAeFigure 3 Typgl CAN Conntctlon DU gramCAN總線在沒有節(jié)點(diǎn)傳輸報文時是一直處于隱性狀態(tài)。當(dāng)有節(jié)點(diǎn)傳輸報文時顯性覆蓋隱 性，由于CAN總線是一種串行總線，也就是說報文是一位一位的傳輸?shù)?，而且是?shù)字信號 （0和1） , 1代表隱性，0代表顯性。在傳送報文的過程中是顯隱交替的，就像二進(jìn)制數(shù) 字0101001等，這樣就能把信息發(fā)送出去，而總線空閑的時候是一直處于隱性的?！帮@性”具有“優(yōu)先”的意味，總線上執(zhí)行邏輯上的線“與”時，只要有一個單元輸出顯性電平，總線上即為顯性電平；只有所有的單元都輸出隱性電平，總線上才為隱性電平。（顯性電平比

9、隱性電平更強(qiáng)）隱性（邏輯1 ） ： H=2.5V, 2.5V, HL0V顯示（邏輯0 ） ： H=3.5V, L1.5V, H-L2V共同點(diǎn)：CAN_BUS空閑狀態(tài)為隱性狀態(tài)，相當(dāng)于串口通信（232/485 ）的停止位V；當(dāng)準(zhǔn)備發(fā)送數(shù)據(jù)時，CAN.BUS的狀態(tài)由隱性變成顯性，相當(dāng)于串口通信（232/485 ）的起始位O O10、KNXBUS1、概述：KNX是Konnex的縮寫。1999年5月，歐洲三大總線協(xié)議EEB、BatiBus和EHSA合并成立了 Konnex協(xié)會，提出了 KNX協(xié)議。該協(xié)議以EIB為基礎(chǔ)，兼顧了 BatiBus和EHSA的 物理層規(guī)范，并吸收了 BatiBus和EHSA中

10、配置模式等優(yōu)點(diǎn)，提供了家庭、樓宇自動化的完 整解決方案。2、總線框架：A、總線一區(qū)域總線（15條）一主干道（15條）一總線設(shè)備（64個）B、 15*15*64=14400 個設(shè)備C、三種結(jié)構(gòu)：線形、樹形、和星形D、KNX總線協(xié)議遵循OSI模型協(xié)議規(guī)范，并進(jìn)行了合理的簡化。由物理層、數(shù)據(jù)鏈接層、 網(wǎng)絡(luò)層、傳輸層和應(yīng)用層組成，會話層和表小層的功能則并入應(yīng)用層與傳輸層3、配置模式：A、S-Mode （system 系統(tǒng)模式）B、E-Mode （Essential 簡單模式）4、所有的總線設(shè)備連接到KNX介質(zhì)上（這些介質(zhì)包括雙絞線、射頻、電力線或IP/Ethemet）,它們可以進(jìn)行信息交換。總線設(shè)備可

11、以是傳感器也可以是執(zhí)行器，所有這些功 能通過一個統(tǒng)一的系統(tǒng)就可以進(jìn)行控制、監(jiān)視和發(fā)送信號，不需要額外的控制中心。5、 KNX電纜由一對雙絞線組成，其中一條雙絞線用于數(shù)據(jù)傳輸（紅色為CE+黑色為CE-）,另一條雙絞線給電子器件提供電源。6、所有的信號在總線上都是以串行異步傳輸（廣播）的形式進(jìn)行傳播，也就是說在任何時候， 所有的總線設(shè)備總是同時接收到總線上的信息，只要總線上不再傳輸信息時，總線設(shè)備即可獨(dú)立決 定將報文發(fā)送到總線上。11、SPI 是串行外設(shè)接口（ Serial Peripheral Interfoce ）是 一種高速的，全雙工，同步的通信總線，至少四根線；SDI （數(shù)據(jù)輸入）、SDO

12、 （數(shù)據(jù)輸出）、SCLK （時鐘）、CS （使能）。12、以太網(wǎng)20班等09月12日150423 次可困 畫讀敷.葭標(biāo)W.ftMl 生算MAC: Media Accegs CcnuoHet 介通訪問控制圮PHf. Pcm! Physical Layer Eg C3BHKK- : Hsdin Independent Interface 媒體續(xù)立授口R鼠mE Neda indspernCert interface 蠲化蟆體控立接口QS桃議：Open Sysleni Inlerconrrect升效率能互連參老模型I 二 P P協(xié)議：Transmission Conlro? Protocol/Inte

13、l net Protocol 傳輸控司券設(shè),椅網(wǎng)互工揖議TCP, IP姑鈍時應(yīng)O聿花，MC$1況國或喈苣王機(jī)到王稠TCP）義再除強(qiáng)聿層me叩雙棕空較曰出苣隆&圣口及（乂崎活路后13、推挽電路和開漏輸出B極和E極推挽輸出：可以輸出高，低電平，連接數(shù)字器件；推挽結(jié)構(gòu)一般是指兩個三極管的 接在一起，總是一個三極管導(dǎo)通時另一個三極管截止。開漏輸出：輸出端相當(dāng)于一個NPN三極管，集電極懸空，只能輸出低電平或者高阻態(tài)，必須加一個上拉電阻輸出高電平。開漏輸出可以將多個輸出短接，共用一個上拉，此時這些開漏輸 出的驅(qū)動PIN_A、PIN_B、PIN_C “與的關(guān)系。IC3;14、DC-DC電源和LDO電源LDO

14、： low dropout voltage regulator 低壓差線性穩(wěn)壓器，故名思意，為線性的穩(wěn)壓器，僅能 使用在降壓應(yīng)用中。也就是輸出電壓必需小于輸入電壓。優(yōu)點(diǎn)：穩(wěn)定性好，負(fù)載響應(yīng)快。輸 出紋波小，外圍元器件少。缺點(diǎn)：效率低，輸入輸出的電壓差不能太大。負(fù)載不能太大，目前最大的LDO為5A （但要保證5A的輸出還有很多的限制條件）DC/DC：直流電壓轉(zhuǎn)直流電壓。嚴(yán)格來講，LDO也是DC/DC的一種，但目前DC/DC多指開關(guān) 電源。包括boost （升壓）、buck （降壓）、Boost/buck （升/降壓）和反相結(jié)構(gòu)，具有高效率、 高輸出電流、低靜態(tài)電流等特點(diǎn)，隨著集成度的提高，許多新

15、型DC-DC轉(zhuǎn)換器的外圍電路僅需 電感和濾波電容；但該類電源控制器的輸出紋波和開關(guān)噪聲較大、成本相對較高。優(yōu)點(diǎn)：效率高，輸入電壓范圍較寬。缺點(diǎn)：負(fù)載響應(yīng)比 LDO差，輸出紋波比LDO大。15、基爾霍夫定律電壓定律（回路定律）：電路中沿任何一個回路的所有電壓的代數(shù)和為0；電流定律（節(jié)點(diǎn)定律）：流入一個節(jié)點(diǎn)的所有電流之和等于流出該節(jié)點(diǎn)的所有電流之和。16、數(shù)字電路和模擬電路區(qū)別數(shù)字電路只關(guān)心高低電平，模擬電路是連續(xù)變化的模擬量，表現(xiàn)形式為電壓和電流的連續(xù) 波動二、常用的元器件：1、電阻resistance：固定電阻（色環(huán)電阻 /貼片電阻）、熱敏電阻、光敏電阻、數(shù)字可調(diào)電阻 基本作用：限制電流和調(diào)節(jié)

16、電壓；2、電容capacitance：陶瓷電容、鋁電解電容、薄膜電容、紙介電容、云母電容基本作用：存儲能量（以電場方式）和隔直通交（濾波 /旁路）；容抗和電容成反比， 和頻率也成反比。如果容抗用Xc表示，電容用C表示，頻率用f表 示，那么 Xc= 1 / （2 n tC）3、電感inductance ：磁芯電感、空心電感、可調(diào)電感、阻流電感基本作用：存儲能量（以磁場方式）和阻交通直（抑制流過它的電流突然變化）電磁感應(yīng)只有在外施電壓或者電流隨時間增大或減小的變化過程中才會產(chǎn)生。重點(diǎn)：電感的能量存儲特性可以被用在開關(guān)電源電路中，如圖升壓電路。當(dāng)mos管打開，電感存儲能量，由二極管隔斷的負(fù)載由電容存

17、儲能量供給。當(dāng) MOS管關(guān)斷時，存儲在 mos管的能量疊加到5V電源（達(dá)到升壓的效果）。此時，電感給電容充電，同時供給負(fù)載電 流。VD5TPWMVD12 i LT 2 - TGND4、磁珠：用于抑制信號線、電源線上的高頻噪聲和尖峰干擾，還具有吸收靜電脈沖的能力。磁珠是用來吸收超高頻信號，像一些RF電路，PLL,振蕩電路，含超高頻存儲器電路（DDRSDRAM, RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種蓄能元件，用在 LC振蕩電路，中低頻的濾波電路等，其應(yīng)用頻率范圍很少超過50MHZo磁珠有很高的電阻率和磁導(dǎo)率，等效于電阻和電感串聯(lián)，但電阻值和電感值都隨頻率變化。4、二極管：正向?qū)?/p>

18、通，反向截至；（PN結(jié)二極管、肖特基二極管、穩(wěn)壓（齊納）二極管、發(fā)光二極管、變?nèi)荻O管）硅管：壓降是0.7V左右，耐壓高但開關(guān)速度慢，常用低頻整流和開關(guān)；楮管：壓降是0.2V左右，閾值電壓小，常用于RF信號檢測和低電壓電平電路；肖特基二極管：壓降是 0.4V左右，耐壓低但開關(guān)速度快，常用高頻整流和開關(guān)。二極管選項考慮五大因素：反向峰值電壓/最大整流電流/響應(yīng)速度/反向漏電流/最大正向壓降。5、三極管（晶體管）：NPN, PNP三極管；用于開關(guān)和放大電路術(shù)語：截止區(qū)、放大區(qū)、飽和區(qū)、偏置和靜態(tài)工作點(diǎn)Qo放大區(qū)電流增益：Ic=B*Ib, B是電流增益，典型值 10-500, 1c最大為80-600mA o只有 工作在放大區(qū)，即對于流過晶體管的電流和加在晶體管電壓大小都有限制的，才存在電流增益。當(dāng)1b過大或過小，放大系數(shù) B都會變小。只有1b為常量，即靜態(tài)工作點(diǎn)才由有最大的 電流增益。放大區(qū)：Ie =Ic+Ib=（B+ l）Ib達(dá)林頓管：把兩個三極管連在一起，工作電流更大，放大倍數(shù)B更大（2B）等效晶體管電路。、單結(jié)場效6、MOS管（場效應(yīng)管）：結(jié)型場效應(yīng)管、金屬氧化物晶體管（耗盡型和增強(qiáng)型） 應(yīng)管。除了增強(qiáng)型導(dǎo)通方向跟晶體管一致，其他