第6章時序邏輯電路

1、學(xué)習(xí)要點學(xué)習(xí)要點第六章第六章 時序邏輯電路時序邏輯電路16.1 概 述2組合邏輯電路：組合邏輯電路：t時刻輸出僅與時刻輸出僅與t時刻輸入有關(guān)，時刻輸入有關(guān)， 與與t以前的狀態(tài)無關(guān)。以前的狀態(tài)無關(guān)。時序邏輯電路：時序邏輯電路：t時刻輸出不僅與時刻輸出不僅與t時刻輸入有關(guān)，時刻輸入有關(guān)， 還與電路過去的狀態(tài)有關(guān)。還與電路過去的狀態(tài)有關(guān)。一、組合邏輯電路和時序邏輯電路的區(qū)別一、組合邏輯電路和時序邏輯電路的區(qū)別1、從邏輯功能上看、從邏輯功能上看3組合邏輯組合邏輯 電路電路1a2ana1y2ymy組合邏輯電路的框圖組合邏輯電路的框圖時序邏輯電路框圖時序邏輯電路框圖存儲電路主要存儲電路主要由觸發(fā)器構(gòu)成由觸

2、發(fā)器構(gòu)成4X外部輸入外部輸入Y外部輸出外部輸出Z觸發(fā)器的控制輸入觸發(fā)器的控制輸入Q觸發(fā)器的狀態(tài)輸出觸發(fā)器的狀態(tài)輸出時序電路的結(jié)構(gòu)：時序電路的結(jié)構(gòu)：1）由組合電路和存儲電路（觸發(fā)器）構(gòu)成；）由組合電路和存儲電路（觸發(fā)器）構(gòu)成；2）觸發(fā)器的狀態(tài)與電路的輸入信號共同決定了電）觸發(fā)器的狀態(tài)與電路的輸入信號共同決定了電路的輸出。路的輸出。 一個時序電路可以沒有組合電路部分，一個時序電路可以沒有組合電路部分，但是不能沒有存儲電路。但是不能沒有存儲電路。52、從電路結(jié)構(gòu)上看、從電路結(jié)構(gòu)上看3、從功能描述上看、從功能描述上看組合電路不含存儲信息的觸發(fā)器等元件。組合電路不含存儲信息的觸發(fā)器等元件。時序電路一定含

3、有存儲信息的元件時序電路一定含有存儲信息的元件觸發(fā)器。觸發(fā)器。67二、時序邏輯電路的形式二、時序邏輯電路的形式1、Moore型型 輸出僅與存儲電路的現(xiàn)態(tài)輸出僅與存儲電路的現(xiàn)態(tài)Q有關(guān)，而與有關(guān)，而與當(dāng)前輸入無關(guān)。當(dāng)前輸入無關(guān)。( )YF Q2、Mealy型型 輸出不僅與存儲電路的現(xiàn)態(tài)輸出不僅與存儲電路的現(xiàn)態(tài)Q有關(guān)，而且有關(guān)，而且還與當(dāng)前輸入有關(guān)。還與當(dāng)前輸入有關(guān)。(,)YF X Q8三、時序邏輯電路的分類三、時序邏輯電路的分類96.2 時序邏輯電路的分析方法10一、分析步驟一、分析步驟異步異步11二、分析舉例二、分析舉例同步時序電路分析同步時序電路分析1、無外部輸入的時序電路、無外部輸入的時序電

4、路例例1 試分析圖示電路，并畫出狀態(tài)圖和時序圖。試分析圖示電路，并畫出狀態(tài)圖和時序圖。121）時鐘方程）時鐘方程 CLK1=CLK2=CLK（對同步電路可省去）（對同步電路可省去）2）驅(qū)動方程（輸入方程）驅(qū)動方程（輸入方程）121212JQ ,K1JQ ,K13）狀態(tài)方程）狀態(tài)方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各觸發(fā)器的次態(tài)表達式可得各觸發(fā)器的次態(tài)表達式狀態(tài)方程狀態(tài)方程121212QQ Q Q *Q Q 134）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）5）狀態(tài)圖）狀態(tài)圖主循環(huán)主循環(huán)無效狀態(tài)無效狀態(tài)電路具有自啟動能力電路具有自啟動能力146）波形圖）波形

5、圖功能功能：同步三進制計數(shù)器，有自啟動能力：同步三進制計數(shù)器，有自啟動能力15例例2 試分析圖示時序電路的邏輯功能。試分析圖示時序電路的邏輯功能。（帶有外部輸出（帶有外部輸出Y，觸發(fā)器為主從，觸發(fā)器為主從JK F-F）161）時鐘方程）時鐘方程 （略）（略）2）驅(qū)動方程（輸入方程）驅(qū)動方程（輸入方程）12312121331232J(QQ ),K1JQ ,K(Q Q )JQ Q ,KQ173）狀態(tài)方程）狀態(tài)方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各觸發(fā)器的次態(tài)表達式可得各觸發(fā)器的次態(tài)表達式狀態(tài)方程狀態(tài)方程1231212132312323Q *(QQ ) Q Q *Q Q Q Q QQ

6、 *Q QQ Q Q4）輸出方程）輸出方程23YQQ185）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）19狀態(tài)轉(zhuǎn)換表的另一種形式：狀態(tài)轉(zhuǎn)換表的另一種形式：206）狀態(tài)圖）狀態(tài)圖212、有外部輸入的時序電路、有外部輸入的時序電路例例1 試分析圖示時序電路。試分析圖示時序電路。221）驅(qū)動方程（輸入方程）驅(qū)動方程（輸入方程）121TXTX Q2）輸出方程）輸出方程12YX Q Q233）狀態(tài)方程）狀態(tài)方程由由T特性方程：特性方程：得：得：1111112121212Q *TQ TQXQ XQXQQ *XQ Q (XQ )Q(XQ )QQ*=TQ+TQ244）狀態(tài)轉(zhuǎn)換表）狀態(tài)轉(zhuǎn)換

7、表255）狀態(tài)圖）狀態(tài)圖26例例2 試分析圖示時序電路。試分析圖示時序電路。271）驅(qū)動方程（輸入方程）驅(qū)動方程（輸入方程）JABK(AB)2）輸出方程）輸出方程YABQ3）狀態(tài)方程）狀態(tài)方程Q*=JQ+KQ=ABQ+(A+B)Q284）狀態(tài)表）狀態(tài)表295）狀態(tài)圖）狀態(tài)圖306）波形圖）波形圖設(shè)設(shè)Q=0（初態(tài)），加到輸入端（初態(tài)），加到輸入端A、B的波形如圖。的波形如圖。31327）功能分析）功能分析該電路為串行加法器電路該電路為串行加法器電路A被加數(shù)，被加數(shù)， B加數(shù)加數(shù)Y加法和，加法和， Q進位進位波形圖表示了兩個八位二進制數(shù)相加得到波形圖表示了兩個八位二進制數(shù)相加得到 和數(shù)的過程。和數(shù)

8、的過程。A=01101100，B=00111010，Y=10100110336.3 時序邏輯電路的設(shè)計方法34一、設(shè)計步驟一、設(shè)計步驟1. 設(shè)定狀態(tài)設(shè)定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、輸出變量從邏輯功能要求出發(fā)，確定輸入、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）為以及電路的狀態(tài)數(shù)。通常取原因（或條件）為輸入變量，結(jié)果為輸出變量。輸入變量，結(jié)果為輸出變量。2. 畫狀態(tài)圖畫狀態(tài)圖這一步是關(guān)鍵這一步是關(guān)鍵。對每一個需要記憶的輸入。對每一個需要記憶的輸入信息用一個狀態(tài)來表示，以確定所涉及電路信息用一個狀態(tài)來表示，以確定所涉及電路需多少個狀態(tài)。此時狀態(tài)用需多少個狀態(tài)。此時狀態(tài)用S0、S1、.來表

9、示。來表示。353. 狀態(tài)化簡狀態(tài)化簡消去原始狀態(tài)中的多余狀態(tài)以得到最簡狀態(tài)圖。消去原始狀態(tài)中的多余狀態(tài)以得到最簡狀態(tài)圖。4. 狀態(tài)編碼狀態(tài)編碼給化簡后的狀態(tài)圖中的每一個狀態(tài)賦以二進制碼。給化簡后的狀態(tài)圖中的每一個狀態(tài)賦以二進制碼。二進制碼的位數(shù)二進制碼的位數(shù) n等于觸發(fā)器的個數(shù)等于觸發(fā)器的個數(shù)，它與，它與電路的電路的狀態(tài)數(shù)狀態(tài)數(shù)m之間應(yīng)滿足：之間應(yīng)滿足：122nnm365. 選觸發(fā)器類型選觸發(fā)器類型6. 求輸出方程、狀態(tài)方程、驅(qū)動方程求輸出方程、狀態(tài)方程、驅(qū)動方程7. 畫電路圖畫電路圖8. 檢查自啟動能力檢查自啟動能力37二、設(shè)計舉例二、設(shè)計舉例Moore型同步時序電路設(shè)計型同步時序電路設(shè)計

10、例例1 試設(shè)計一個自然態(tài)序、帶進位輸出端的同步試設(shè)計一個自然態(tài)序、帶進位輸出端的同步 五進制計數(shù)器。五進制計數(shù)器。解：解： 1）設(shè)定狀態(tài)，作原始狀態(tài)圖）設(shè)定狀態(tài)，作原始狀態(tài)圖382）狀態(tài)編碼）狀態(tài)編碼M=5， 取觸發(fā)器位數(shù)取觸發(fā)器位數(shù) n=3393）編碼后狀態(tài)圖）編碼后狀態(tài)圖4）選觸發(fā)器類型）選觸發(fā)器類型選用選用3個下降沿觸發(fā)的個下降沿觸發(fā)的JK觸發(fā)器觸發(fā)器40電路次態(tài)電路次態(tài)/輸出（輸出（ ）卡諾圖）卡諾圖210*/QQQC5）求輸出方程、狀態(tài)方程、驅(qū)動方程）求輸出方程、狀態(tài)方程、驅(qū)動方程方法一：方法一：41卡諾圖的分解卡諾圖的分解2( )*a Q1( )*b Q0( )*c Q( )d C

11、42由卡諾圖得狀態(tài)方程和輸出方程：由卡諾圖得狀態(tài)方程和輸出方程：2CQ21011010020Q *=Q QQ *=Q QQ Q Q *=Q Q 將狀態(tài)方程變換為將狀態(tài)方程變換為JK觸發(fā)器特性方程觸發(fā)器特性方程 的標(biāo)準(zhǔn)形式，就可以找出驅(qū)動方程：的標(biāo)準(zhǔn)形式，就可以找出驅(qū)動方程：21010221022110100101020200Q *=Q Q =Q Q (Q Q )Q Q Q 1QQ *=Q QQ Q Q Q Q QQ *=Q Q Q Q 1QQ*=JQ+KQ43由此可得驅(qū)動方程：由此可得驅(qū)動方程：02102100102JQ JQJQ QK1KQK1 4402JQ 0K1方法二：方法二：4510J

12、Q10KQ462CQ47輸出方程：輸出方程：驅(qū)動方程：驅(qū)動方程：由特性方程由特性方程得狀態(tài)方程：得狀態(tài)方程：檢查所設(shè)計電路是否具有自啟動能力檢查所設(shè)計電路是否具有自啟動能力2CQQ*=JQ+KQ02102100102JQ JQJQ QK1KQK1 020101012210Q *=Q Q Q *=Q Q Q QQ *=Q Q Q486）作電路圖）作電路圖2CQ02102100102JQ JQJQ QK1KQK1 497）檢查自啟動能力）檢查自啟動能力由狀態(tài)方程可得：由狀態(tài)方程可得：由此表可以看出，電路具有自啟動能力。由此表可以看出，電路具有自啟動能力。508）完整狀態(tài)圖）完整狀態(tài)圖51例例2 試

13、設(shè)計一個?？勺冞f增同步計數(shù)器，當(dāng)控制試設(shè)計一個?？勺冞f增同步計數(shù)器，當(dāng)控制信號信號X=0時為三進制計數(shù)，時為三進制計數(shù)，X=1時為四進制計數(shù)。時為四進制計數(shù)。設(shè)置一個進位輸出端設(shè)置一個進位輸出端C。解：解：1）根據(jù)題意畫狀態(tài)圖）根據(jù)題意畫狀態(tài)圖522）狀態(tài)編碼）狀態(tài)編碼3）編碼后狀態(tài)轉(zhuǎn)換表）編碼后狀態(tài)轉(zhuǎn)換表53544）選觸發(fā)器）選觸發(fā)器M=4， 取觸發(fā)器位數(shù)取觸發(fā)器位數(shù) n=2使用兩個上升沿觸發(fā)的使用兩個上升沿觸發(fā)的D觸發(fā)器觸發(fā)器5）求輸出方程、驅(qū)動方程）求輸出方程、驅(qū)動方程55利用利用D觸發(fā)器激勵表求驅(qū)動方程：觸發(fā)器激勵表求驅(qū)動方程：010011010101DQ QXQDQ QXQQCQQX

14、 Q566）檢查自啟動能力）檢查自啟動能力00100111010*QDQ QXQQDQ QXQQ由狀態(tài)方程：由狀態(tài)方程：得：得：1010011*00XQQQQ若，有自啟動能力。有自啟動能力。7）電路圖略）電路圖略57Mealy型同步時序電路設(shè)計型同步時序電路設(shè)計例：例：設(shè)計一個串行數(shù)據(jù)檢測器，要求連續(xù)輸入三個設(shè)計一個串行數(shù)據(jù)檢測器，要求連續(xù)輸入三個或三個以上或三個以上“1”時輸出為時輸出為1，其余情況下輸出為，其余情況下輸出為0。設(shè)輸入變量為設(shè)輸入變量為X，輸出變量為，輸出變量為Y用用X（1位）表示輸入數(shù)據(jù)位）表示輸入數(shù)據(jù)用用Y（1位）表示輸出（檢測結(jié)果）位）表示輸出（檢測結(jié)果）解：解：1）設(shè)

15、定狀態(tài)）設(shè)定狀態(tài)586.4 若干常用的時序邏輯電路596.4.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存器一、寄存器1. 寄存器的寄存器的定義定義能夠暫存數(shù)據(jù)的部件。能夠暫存數(shù)據(jù)的部件。寄存器的寄存器的功能功能接受、存放、傳送數(shù)據(jù)。接受、存放、傳送數(shù)據(jù)。寄存器的寄存器的組成組成觸發(fā)器及門電路。觸發(fā)器及門電路。說明：對寄存器中的觸發(fā)器只要求它具有置說明：對寄存器中的觸發(fā)器只要求它具有置1、置、置0 的功能即可，因而無論用何種類型的觸發(fā)器的功能即可，因而無論用何種類型的觸發(fā)器 都可組成寄存器。都可組成寄存器。602. 寄存器的種類寄存器的種類1）并行輸入寄存器并行輸入寄存器輸入數(shù)據(jù)可同時送入

16、輸入數(shù)據(jù)可同時送入 寄存器內(nèi)。寄存器內(nèi)。2）串行輸入寄存器串行輸入寄存器即即“移位寄存器移位寄存器”，數(shù)據(jù)串行輸入，有左移、右移、雙向移位。數(shù)據(jù)串行輸入，有左移、右移、雙向移位。3）靜態(tài)移位寄存器靜態(tài)移位寄存器由觸發(fā)器作存儲單元，由觸發(fā)器作存儲單元，輸入的數(shù)據(jù)可長久保留。輸入的數(shù)據(jù)可長久保留。4）動態(tài)移位寄存器動態(tài)移位寄存器由電容作存儲單元，由電容作存儲單元，輸入的數(shù)據(jù)不可長久保留，需刷新。輸入的數(shù)據(jù)不可長久保留，需刷新。613. 基本寄存器基本寄存器數(shù)據(jù)并行輸入，并行輸出。數(shù)據(jù)并行輸入，并行輸出。62四位寄存器四位寄存器74HC17563功能表：功能表：這種寄存器具有很強的抗干擾能力。這種寄

17、存器具有很強的抗干擾能力。64二、移位寄存器二、移位寄存器移位寄存器移位寄存器可以進行移位操作的寄存器。可以進行移位操作的寄存器。它同時具有寄存和移位兩個功能。它同時具有寄存和移位兩個功能。數(shù)字電路中，加減運算用加法器。減法器完成，數(shù)字電路中，加減運算用加法器。減法器完成，乘、除運算則用移位以后再加的辦法完成。乘、除運算則用移位以后再加的辦法完成。例：例： 求求 A=1010 與與 B=1101 的積。的積。65演算過程：演算過程：求幾項求幾項“部分積部分積”之和之和661. 分類分類1）左移左移在一個移位命令作用下，寄存器中在一個移位命令作用下，寄存器中各位（各位（bit）的信息依次向左移動

18、一位。）的信息依次向左移動一位。67設(shè)：輸入的代碼次序是設(shè)：輸入的代碼次序是1011。送數(shù)前，先將寄存器。送數(shù)前，先將寄存器清零，然后在清零，然后在4個個CLK脈沖的作用下將數(shù)據(jù)送入寄脈沖的作用下將數(shù)據(jù)送入寄存器，并可在存器，并可在4個觸發(fā)器的輸出端得到并行輸出的個觸發(fā)器的輸出端得到并行輸出的代碼。代碼。68692）右移）右移3）雙向移位（）雙向移位（74LS194）2. 應(yīng)用應(yīng)用數(shù)碼的串入、并出變換電路數(shù)碼的串入、并出變換電路電路由兩部分組成：電路由兩部分組成：右移寄存器右移寄存器由觸發(fā)器組成；由觸發(fā)器組成；取樣電路取樣電路由由4個與門組成。個與門組成。7071 CLK脈沖與取樣信號的時間關(guān)

19、系如圖，為保證電脈沖與取樣信號的時間關(guān)系如圖，為保證電路正確工作，取樣信號必須與路正確工作，取樣信號必須與CLK上升沿錯開，而上升沿錯開，而且取樣脈沖頻率是時鐘脈沖頻率的且取樣脈沖頻率是時鐘脈沖頻率的1/4。即：即：1/4CPff取72工作原理：工作原理： 每來每來4個個CLK，數(shù)據(jù)逐位串入，在下一個，數(shù)據(jù)逐位串入，在下一個CLK到來之前，發(fā)出一個取樣信號，以達到串入、并到來之前，發(fā)出一個取樣信號，以達到串入、并出目的。出目的。733. 74LS194四位雙向移位寄存器四位雙向移位寄存器1）框圖）框圖742）工作方式控制）工作方式控制753）功能）功能 這是一種功能較齊全的移位寄存器，具有清零、這是一種功能較齊全的移位寄存器，具有清零、左移、右移、并行加載、保持五種功能。左移、右移、并行加載、保持五種功能。保持保持并行加載并行加載*01230123Q Q Q QQ QQ Q*01230123Q Q Q QD D D D764）用）用74194實現(xiàn)左移、右移及并行加載。實現(xiàn)左移、右移