計(jì)算機(jī)組成原理課堂練習(xí)-

1、、單項(xiàng)選擇題6.某存儲(chǔ)器容量為32Kx16位，則()1 下列敘述中( ) 是正確的。A 主存可由RAM 和 ROM 組成B 主存只能由 ROM 組成C 主存只能由RAM 組成D 以上答案都不正確2 和輔存相比，主存的特點(diǎn)是( )。A 容量小： 速度快、 成本高B 容量小、速度快、成本低C 、容量大、速度快、成本高D 容量大、A.其地址線是16根B其地址線數(shù)與 16 無(wú)關(guān)C 其地址線數(shù)與16 有關(guān) D 無(wú)法確定其地址線與 16 的關(guān)系8 DRAM 地扯分兩次輸入(行選通RAS 、列選通CAS) 的目的是( )。A.提高速度B.減少芯片引出線C 刷新D 電平需要9在磁盤(pán)存儲(chǔ)器中，以下正確的描述是(

2、 )。速度快、成本低3 . 一個(gè)16 K>2位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是( )。A 48 B 46 C 38D 444 一臺(tái)計(jì)算機(jī)有64 MB 的主存，字長(zhǎng)為4 字節(jié)， 那么在存儲(chǔ)器中對(duì)單個(gè)字尋址需要( )位地址。A 23 B 24 C 25 D 265 .某存儲(chǔ)器容量為32 K X16位，則()A、地址線16根，數(shù)據(jù)線32根B、地址線32根，數(shù)據(jù)線16 根C 、 地址線 15 根， 數(shù)據(jù)線 16 根 D 、 地址線 16A.各磁道的位密度相等B.內(nèi)圈磁道的位密度較大C 外圈磁道的位密度較大D 內(nèi)外圈磁道的位密度相等位密度是磁道單位長(zhǎng)度上的記錄的二進(jìn)制代碼的位數(shù)，由于每個(gè)磁道記錄

3、的信息量是相等的，而內(nèi)圈的長(zhǎng)度較短，所以內(nèi)圈磁道的位密度較大。10 活動(dòng)頭磁盤(pán)存儲(chǔ)器的尋道時(shí)間通常是指( )。根，數(shù)據(jù)線16 根最大尋道時(shí)A 8 MB B 2M C 4M D 1 MB 最小尋道時(shí)間15. 關(guān)于 Cache 的論述中，正確的是( C )。儲(chǔ)器數(shù)據(jù)傳輸率結(jié)構(gòu)C 最大尋道時(shí)間和最小尋道時(shí)間的平均值D 最大尋道時(shí)間和最小尋道時(shí)間之和BS器。A Cache 是一種介于主存和輔存之間的存儲(chǔ)11 多體交叉存儲(chǔ)器主要解決的問(wèn)題是(A 擴(kuò)充主存儲(chǔ)器的容量B 提高主存)。B 如果訪問(wèn)Cache 不命中， 則用從內(nèi)存中取數(shù)據(jù)塊替換Cache 中最近被訪問(wèn)過(guò)的數(shù)據(jù)塊。C Cache 的命中率必須很高

4、，一般要達(dá)到C 減少主存儲(chǔ)器芯片數(shù)量簡(jiǎn)化線路90% 以上才能充分發(fā)揮其作用。D Cache 中的信息必須與主存中的信息時(shí)刻12 一個(gè)四體并行低位交叉存儲(chǔ)器，每個(gè)模塊保持一致。的容量是64 KM2位，存取周期為200ns,在下16 Cache 的地址映射中( B) 比較多的采用列說(shuō)法中(“按內(nèi)容尋址”的相聯(lián)存儲(chǔ)器來(lái)實(shí)現(xiàn)。位二進(jìn)制數(shù)二進(jìn)制數(shù)位二進(jìn)制數(shù)進(jìn)制位數(shù)不確定A.在B 在C 在D 在200 ns 內(nèi)，存儲(chǔ)器能向CPU提供 128A.直接映射C 組相聯(lián)映射50 ns 內(nèi)，存儲(chǔ)器能向CPU 提供 32 位200 ns 內(nèi)，存儲(chǔ)器能向CPU 提供 32200 ns 內(nèi)，存儲(chǔ)器能向CPU 提供的二14

5、. 設(shè)機(jī)器字長(zhǎng)為32 位，存儲(chǔ)容量為16 MB ，若按雙字編址，其尋址范圍是( )17 在下列因素中，與是 ( D )。A Cache 字塊的大小BD 段相聯(lián)映射Cache全相聯(lián)映射段相聯(lián)映射命中率無(wú)關(guān)的B Cache 的總?cè)軨 Cache 字塊的個(gè)數(shù)18 在程序的執(zhí)行過(guò)程中，地址映射是由( C)。A 操作系統(tǒng)來(lái)管理的D 主存的存取時(shí)間Cache 與主存的B 程序員調(diào)度的C 由硬件自動(dòng)完成的D 存儲(chǔ)管理硬件A. FLASH MEMORYB EPROMSRAM和存儲(chǔ)管理軟件共同完成的C. DRAMD/ Cache 的全部功能都由硬件實(shí)現(xiàn)，對(duì)程序員是透明的。19 采用虛擬存儲(chǔ)器的目的是( )A.提

6、高主存的速度B 擴(kuò)大輔存的存取空間C 擴(kuò)大存儲(chǔ)器的尋址空間D 既提高主存的速度，又?jǐn)U大存儲(chǔ)器的尋址空間20 . 下列關(guān)于虛擬存儲(chǔ)器的論述中，正確的是( )。A.對(duì)應(yīng)用程序員透明，對(duì)系統(tǒng)程序員不透明B 對(duì)應(yīng)用程序員不透明，對(duì)系統(tǒng)程序員透明C 對(duì)應(yīng)用程序員、系統(tǒng)程序員都不透明D. 對(duì)應(yīng)用程序員、系統(tǒng)程序員都透明虛存的管理由軟件(操作系統(tǒng))和硬件共同完成，所以對(duì)實(shí)現(xiàn)存儲(chǔ)管理的系統(tǒng)程序員不透明，而只對(duì)應(yīng)用程序員透明。Cache 的管理完全由硬件實(shí)現(xiàn)，所以對(duì)系統(tǒng)程序員和應(yīng)用程序員均透明。21 半導(dǎo)體存儲(chǔ)器速度最快的是( D )儲(chǔ)容量、存儲(chǔ)速度。、綜合應(yīng)用答題1 . 簡(jiǎn)述存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)，說(shuō)明每個(gè)層次的

7、作用。答：存儲(chǔ)系統(tǒng)是由Cache 、主存和輔存構(gòu)成。Cache 主存層次是為了解決主存和CPU 之間速度的匹配問(wèn)題。而主存輔存層次是為了解決主存容量不足的問(wèn)題。2 Cache 存放的是什么內(nèi)容，其命中率受哪些因素影響？答： Cache 存儲(chǔ)器中保存的字塊是主存中相應(yīng)字塊的一個(gè)副本。Cache 的容量和塊的大小是影響命中率的重要因素。 一般來(lái)說(shuō)，Cache 的存儲(chǔ)容量比主存的容量小得多，但不能太小，太小會(huì)使命中率太低；也沒(méi)必要太大，過(guò)大不僅會(huì)增加成本，而且當(dāng)容量超過(guò)一定值后，命中率隨容量的增加將不會(huì)有明顯的增長(zhǎng)。此外，Cache 的組織方式與Cache 的替換策略的選擇也會(huì)影響Cache 的命中

8、率。3 衡量一個(gè)主存儲(chǔ)器的主要性能指標(biāo)有哪些？答： 衡量一個(gè)主存儲(chǔ)器的主要性能指標(biāo)為：存(1) 存儲(chǔ)容量是指主存中能存放二進(jìn)制代碼的總位數(shù)。(2) 存儲(chǔ)速度是由存取時(shí)間和存取周期來(lái)表示的。存取時(shí)間又稱存儲(chǔ)器的訪問(wèn)時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)問(wèn)。存取周期指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間。通常，存取周期略大于存取時(shí)間，其差別與主存儲(chǔ)器的物理實(shí)現(xiàn)細(xì)節(jié)有關(guān)。(3)存儲(chǔ)器帶寬是與存取周期密切相關(guān)的指標(biāo)，它表示單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量。4 提高訪存速度可采取哪些措施？簡(jiǎn)要說(shuō)明之。(1)采用高速器件。選用存取周期短的芯片，可提高存儲(chǔ)器的速度。(2)采用 Cache

9、. CPU 將最近期要用的信息先調(diào)入 Cache ，而 Cache 的速度比主存快得多，這樣 CPU 每次只需從Cache 中讀寫(xiě)信息，從而縮短了訪存時(shí)間，提高了訪存速度。(3)調(diào)整主存結(jié)構(gòu)。如采片j 單體多字(在一個(gè)存取周期內(nèi)讀出多個(gè)存儲(chǔ)字，可增加存儲(chǔ)器的帶錯(cuò)誤；寬)或采用多體結(jié)構(gòu)存儲(chǔ)器。6 在 Cache 管理中，當(dāng)新的主存塊需要調(diào)入Cache 時(shí)， 有幾種替換算法？各有何特點(diǎn)？哪種算法的平均命中率高？答：在 Cache 管理中，當(dāng)新的主存塊需調(diào)人Cache 時(shí)， 常用的有先進(jìn)先出(FIFO) 算法和近期最少使用 LRU 算法。前者是把最先調(diào)入Cache 的塊替換出去，它不隨時(shí)記錄各塊的使

10、用情況，所以容易實(shí)現(xiàn)，且開(kāi)銷小；后者是把近期最少使用的塊替換出去，這種算法需隨時(shí)記錄Cache 中各塊的使用情況，以便確定哪個(gè)塊是近期最少使用的。LRU 算法比 FIFO 的平均命中率高。7 判斷下列正誤并說(shuō)明理由：(1) 多體交叉存儲(chǔ)器是按低地址作為區(qū)分存儲(chǔ)多體交叉存儲(chǔ)器分為低位交叉存取和高位交叉存取兩種形式。低位交叉存取(交叉存儲(chǔ))： 低位為模塊地址，高位為每個(gè)模塊內(nèi)字地址。高位交叉存取(順序存儲(chǔ))： 高位為模塊地址，低位為每個(gè)模塊內(nèi)宇地址。所以多體交叉存儲(chǔ)器不是都按低地址作為區(qū)別存儲(chǔ)器的標(biāo)記的。(2) 存儲(chǔ)系統(tǒng)中主要通過(guò)并行主存儲(chǔ)器和設(shè)置Cache 來(lái)提高速度。正確。這正是存儲(chǔ)系統(tǒng)提高速

11、度常用的兩種方法。(3) LRU 替換算法的平均命中率要高于FIFO器的標(biāo)記。替換算法的平均命中率。正確。 因?yàn)?LRU 算法反映了程序的局部性特點(diǎn)。(4) 頁(yè)式管理的虛擬存儲(chǔ)器，按地址訪問(wèn)的頁(yè)表稱為“快表”。錯(cuò)誤。 快表的定義是這樣的：由于程序局部性的特點(diǎn)，對(duì)頁(yè)表內(nèi)部各行的使用不是隨機(jī)的，而是簇聚在一起的。就是說(shuō)，在一段時(shí)間內(nèi)只使用到了表中很少的幾行。這樣我們可以使用一個(gè)比全部的頁(yè)表的內(nèi)容少很多的目錄表，也就是快表，來(lái)提高查找的時(shí)間?？毂碛址QTLB 。它是內(nèi)存中頁(yè)表的一小部分，用相聯(lián)存儲(chǔ)器實(shí)現(xiàn)。它是按內(nèi)容訪問(wèn)的，而接地址訪問(wèn)的頁(yè)表是慢表。9 敘述帶有Cache 存儲(chǔ)器的計(jì)算機(jī)，其 CPU讀內(nèi)存一次的工作過(guò)程。答：(1) CPU 將 內(nèi)存地址加載到 地址總線，并發(fā)出讀信號(hào) ；(2) Cache 從 地址總線截取 內(nèi)存地址，分析出該地址所在的內(nèi)存塊號(hào)；(3)查 主存 Cache 地址映射變換機(jī)構(gòu)，若該主存塊已調(diào)入Cache ， 則為命中，進(jìn)入(4)， 否則， 轉(zhuǎn)(6)；(4)將對(duì)應(yīng)的Cache 塊號(hào)與主存地址中的塊內(nèi)地址拼接，形成 Cache 地址 ， 訪問(wèn) Cache 存儲(chǔ)體，同時(shí) 阻斷主存的讀操作；(5) 由 Cache