基于DSP信號發(fā)生器的設(shè)計

1、學號2009316020112編號20131601112研究類型理論研究分類號TP37  文理學院畢 業(yè) 論 文  論文題目基于DSP信號發(fā)生器的設(shè)計 作者姓名羅志偉指導教師聞輝所在院系信息工程系專業(yè)名稱電子信息工程完成時間2012年5月12日湖北師范學院文理學院學士學位論文（設(shè)計）誠信承諾書中文題目： 基于DSP信號發(fā)生器的設(shè)計外文題目： Design of signal generator based on DSP學生姓名羅志偉學 號2009316020112院系專業(yè)信息工程系電子信息工程班 級文信0901學 生 承 諾我承諾在畢業(yè)論文（設(shè)計）活動中遵守學校有

2、關(guān)規(guī)定，恪守學術(shù)規(guī)范，本人畢業(yè)論文（設(shè)計）內(nèi)容除特別注明和引用外，均為本人觀點，不存在剽竊、抄襲他人學術(shù)成果，偽造、篡改實驗數(shù)據(jù)的情況。如有違規(guī)行為，我愿承擔一切責任，接受學校的處理。 學生（簽名）： 年 月 日指導教師承諾我承諾在指導學生畢業(yè)論文（設(shè)計）活動中遵守學校有關(guān)規(guī)定，恪守學術(shù)規(guī)范，經(jīng)過本人核查，該生畢業(yè)論文（設(shè)計）內(nèi)容除特別注明和引用外，均為該生本人觀點，不存在剽竊、抄襲他人學術(shù)成果，偽造、篡改實驗數(shù)據(jù)的現(xiàn)象。 指導教師（簽名）： 年 月 日目錄1前言51.1 課題背景51.2課題研究的目的和意義51.3研究內(nèi)容62 系統(tǒng)原理分析62.1 DDS的基本原理62.2正弦波產(chǎn)生的方法7

3、3 系統(tǒng)方案設(shè)計分析83.1采用高性能DDS單片電路的解決方案83.2 采用低頻正弦波DDS單片電路的解決方案83.3 自行設(shè)計的基于FPGA芯片的解決方案93.4 采用高速的微處理芯片的解決方案94 總體方案設(shè)計104.1硬件組成104.2控制器部分114.3微輸出D/A通道部分114.4驅(qū)動器設(shè)計124.5 鍵盤設(shè)計125軟件設(shè)計135.1流程圖135.2 正弦信號發(fā)生器程序清單146系統(tǒng)仿真206.1 CCS工程項目的調(diào)試206.2 仿真波形圖217總結(jié)與分析22參考文獻25致 謝26基于DSP信號發(fā)生器的設(shè)計羅志偉（指導老師，聞輝 講師）（湖北師范學院文理學院 信息工程系 湖北 黃石

4、435002）摘 要：在當今社會，信號發(fā)生器已經(jīng)廣泛地應用于雷達應用，通信系統(tǒng)的仿真與測試等國防、科研和工業(yè)領(lǐng)域。而隨著社會的不斷進步和科研的不斷深入，對信號發(fā)生器的波形可編程性、波形的精度與穩(wěn)定性等性能提出了更高的要求。數(shù)字信號處理器（DSP）正是在基于高標準，高要求的情況下應運而生。DSP是在模擬信號變成數(shù)字信號以后進行高速實時處理的專用處理器。本文借助DSP運算速度高，系統(tǒng)集成度強的優(yōu)勢設(shè)計的這種信號發(fā)生器，比以前的數(shù)字式信號發(fā)生器具有速度更快，且實現(xiàn)更加簡便。關(guān)鍵詞：信號發(fā)生器 DSP 可編程性中圖分類號：TP37 Design of signal generator based on

5、 DSPLuo Zhiwei （Tutor：WenHui）(Department of Information Engineer, College of Arts&Science of Hubei Normal University, Huangshi, Hubei, 435002)Abstract: In todays society,signal generator has been widely used in radar applications,communication systemsimulation and testing,national defense,scient

6、ific research and industrial field.With the social progress and scientific research unceasingly thorough,the signal generator can be put forward higher requirements of programming,waveform accuracy and stability properties.Digital signal processor(DSP) is based on the high standard, high demand situ

7、ations emerge as the times require. DSP is a special processor into a digital signal in the analog signal processing real-time after speed. In this paper, with the help of DSP high speed of operation, the signal generator system design of integrated strength, it has faster speed than the previous di

8、gital signal generator, and be easy to implement.Keywords : signal generator DSP Programmability基于DSP信號發(fā)生器的設(shè)計羅志偉（指導老師，聞輝，講師）（湖北師范學院文理學院 信息工程系 湖北 黃石 435002）1前言1.1 課題背景在當今社會，信號發(fā)生器已經(jīng)廣泛地應用于雷達應用，通信系統(tǒng)的仿真與測試等國防、科研和工業(yè)領(lǐng)域。而隨著社會的發(fā)展和科技的進步，對信號發(fā)生器的波形可編程性、波形的精度與穩(wěn)定性等性能提出了更高的要求。正是在這個背景下，基于DSP的信號發(fā)生器正是以其編程的高度靈活性，波形的高精

9、度與高穩(wěn)定性等特點而脫穎而出，具有極大的應用價值和廣泛的應用前景。1.2課題研究的目的和意義隨著社會的發(fā)展，帶動了科技的進步，更帶動了DSP技術(shù)的發(fā)展，現(xiàn)代控制設(shè)備的性能和結(jié)構(gòu)更發(fā)生了翻天覆地的變化，我們已悄然進入了高速發(fā)展的信息時代，DSP技術(shù)也將成為當今科技的主流之一，被廣泛地應用于社會生產(chǎn)的各個領(lǐng)域。對于本次畢業(yè)設(shè)計，其目的在于： 了解DSP及DSP控制器的發(fā)展過程及其特點。較熟練地在硬件上掌握DSP及DSP硬件器的結(jié)構(gòu)、各部件基本工作原理。 熟悉CCS集成開發(fā)環(huán)境，并能較熟練的對CCS的開發(fā)系統(tǒng)進行使用。 熟悉用C語言、匯編語言編程DSP源程序。 學習DSP程序的調(diào)試及編寫，及運用觀察

10、變量的方法查看程序的運行情況。掌握工程設(shè)計的流程及方法。而傳統(tǒng)的信號發(fā)生器要么就是體積龐大，價格昂貴，要么就是操作復雜，容易出錯。因此對研究出一個結(jié)構(gòu)簡單，操作方便，性價比較高的信號發(fā)生器有更大意義。1.3研究內(nèi)容全文闡述了基于TMS32OVC54x和DDS技術(shù)實現(xiàn)信號發(fā)生器的設(shè)計原理和實現(xiàn)方法，詳細介紹了所設(shè)計的信號發(fā)生器的硬件電路結(jié)構(gòu)和程序設(shè)計流程圖，以及匯編語言程序設(shè)計的正弦信號發(fā)生器。此信號發(fā)生器對程序的編寫、調(diào)試比較方便并能夠加快了程序的運行速度，基本符合本次論文設(shè)計。2 系統(tǒng)原理分析2.1 DDS的基本原理 直接數(shù)字頻率合成器（Derect Digital Synthesizer)

11、DDS 是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)2。DDS 是利用信號相位與幅度的關(guān)系,對需要合成信號的波形進行相位分割,對分割后的相位值賦予相應的地址,然后按時鐘頻率以一定的步長抽取這些地址，這樣按照一定的步長抽取地址(相位累加器值)的同時,輸出相應的幅度樣值,這些幅度樣值的包絡(luò)反映了需要合成信號的波形。一個直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲ROM、D/A轉(zhuǎn)換器和低通濾波器(LPF）構(gòu)成。DDS的原理框圖如圖所示。相位累加器相位寄存器數(shù)據(jù)存儲器D/A轉(zhuǎn)換LPF時鐘 圖2.1 DDS的原理框圖2.2正弦波產(chǎn)生的方法正弦波信號發(fā)生器已被廣泛地應用于通信、儀器儀表和工

12、業(yè)控制等領(lǐng)域的信號處理系統(tǒng)中.通常有兩種方法可以產(chǎn)生正弦波，分別為查表法和泰勒級數(shù)展開法。查表法是通過查表的方式來實現(xiàn)正弦波，主要用于對精度要求不很高的場合。泰勒級數(shù)展開法是根據(jù)泰勒展開式進行計算來實現(xiàn)正弦信號，它能精確地計算出一個角度的正弦和余弦值，且只需要較小的存儲空間。本次主要用泰勒級數(shù)展開法來實現(xiàn)正弦波信號。 產(chǎn)生正弦波的算法 正弦函數(shù)和余弦函數(shù)可以展開成泰勒級數(shù)，其表達式：取泰勒級數(shù)的前5項，得近似計算式：遞推公式： sin(nx) = 2cos(x)sin(n-1)x-sin(n-2)x cos(nx) = 2cos(x)sin(n-1)x-cos(n-2)x 由遞推公式可以看出，

13、在計算正弦和余弦值時,需要已知cos(x)、sin(n-1)x、sin(n-2)x和cos(n-2)x。3 系統(tǒng)方案設(shè)計分析DDS的設(shè)計方案已經(jīng)有很多的成熟方案，可以采用單片專用集成電路芯片解決，也可以用FPGA設(shè)計，還可以采用高速的微處理芯片來設(shè)計，基本的設(shè)計方案簡介如下。3.1采用高性能DDS單片電路的解決方案 AD9850是AD公司采用先進的DDS技術(shù)1996年推出的高集成度DDS頻率合成器，它內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成器和時鐘發(fā)生器。接上精密時鐘源，AD9850可產(chǎn)生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可

14、直接用作頻率信號源或轉(zhuǎn)換成方波用作時鐘輸出。AD9850接口控制簡單，可以用8位并行口或串行口經(jīng)、相位等控制數(shù)據(jù)。32位頻率控制字，在125MHz時鐘下，輸出頻率分產(chǎn)率達0.029Hz。先進的CMOS工藝使AD9850不僅性能指標一流，而且功耗少，在3.3V供電時，功耗僅為155mW。擴展工業(yè)級溫度范圍為-40+85攝氏度，其封裝是28引腳的SSOP表面封裝。AD9850采用32位相位累加器，截斷成14位，輸入正弦查詢表，查詢表輸出截斷成10位，輸入到DAC。DAC輸出兩個互補的模擬電流，接到濾波器上。調(diào)節(jié)DAC滿量程輸出電流，需外接一個電阻Rset，其調(diào)節(jié)關(guān)系是Iset=32（1.248V/

15、Rset），滿量程電流為1020mA。3.2 采用低頻正弦波DDS單片電路的解決方案Micro Linear公司的電源管理事業(yè)部推出低頻正弦波DDS單片電路ML2035以其價格低廉、使用簡單得到廣泛應用。ML2035生成的頻率較低（025kHz），一般應用于一些需產(chǎn)生的頻率為工頻和音頻的場合。如用2片ML2035產(chǎn)生多頻互控信號，并與AMS3104（多頻接收芯片）或ML2031/2032配合，制作通信系統(tǒng)中的收發(fā)電路等?？删幊陶也òl(fā)生器芯片ML2035設(shè)計巧妙，具有可編程、使用方便、價格低廉等優(yōu)點，應用范圍廣泛。很適合需要低成本、高可靠性的低頻正弦波信號的場合。ML2037是新一代低頻正弦波

16、DDS單片電路，生成的最高頻可達500kHz。3.3 自行設(shè)計的基于FPGA芯片的解決方案DDS技術(shù)的實現(xiàn)依賴于高速、高性能的數(shù)字器件?？删幊踢壿嬈骷云渌俣雀摺⒁?guī)模在、可編程，以及有強大EDA軟件支持等特性，十分適合實現(xiàn)DDS技術(shù)。利用FPGA則可以根據(jù)需要方便地實現(xiàn)各種比較復雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實用性。就可成信號質(zhì)量而言，專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號抖動很小，可以輸出高質(zhì)量的模擬信號；利用FPGA也能輸出較高質(zhì)量的信號，雖然達不到專用DDS芯片的水平，但信號精度誤差在允許范圍之內(nèi)。3.4 采用高速的微處理芯片的解決方案 在基于DDS原理的基礎(chǔ)上，利用軟

17、件模擬出DDS專用芯片內(nèi)部的各個硬件電路，同時利用微處理器的高速運算性能，同樣可以達到專用的DDS芯片所產(chǎn)生的波形性能。同時采用這種方案可以彌補專用芯片的不足點。本文說討論設(shè)計的方案是基于DSP的信號發(fā)生器的設(shè)計。它具有如下優(yōu)點：速度快。由于TMS320VC54xDSP指令周期25/20/15/12.5/10ns10，運算能力高達100 MIPS，此外，它內(nèi)部還集成了維特比加速器，用于提高維特比編譯碼的速度，所以由它組成的信號發(fā)生器的波形生成速度快。波形精度高。由于TMS320VC54xDSP有優(yōu)化的CPU結(jié)構(gòu)，內(nèi)部有1個40位算術(shù)邏輯單元，2個40位累加器，2個40 位加法器，1個17

18、15;17的乘法器和1個40位的桶形移位器，有4條內(nèi)部總線和2 個地址產(chǎn)生器6，所以它能產(chǎn)生高精度的信號波形。功耗低。該信號發(fā)生器的組要部件TMS320C54x可以在 3.3V或 2.7V電壓下工作，三個低功耗方式(IDLE1、IDLE2和IDLE3)可以節(jié)省DSP 的功耗6，從而降低信號發(fā)生器的功耗。 穩(wěn)定性好。該信號發(fā)生器的主要部件都是大規(guī)模的集成芯片，性能穩(wěn)定，從而產(chǎn)生的波形信號也穩(wěn)定。成本較低。利用DSP構(gòu)成的信號發(fā)生器的大部分功能成本可以嵌入到DSP的軟件中，而不是額外的硬件，大大的降低了成本和額外的開銷。 編程方便。DSP可以使用匯編語言，也可以使用C語言，在軟件編程中的修改或升級

19、都特別的方便。本系統(tǒng)設(shè)計方案正是基于采用高速的微處理芯片的解決方案。4 總體方案設(shè)計基于DSP的這些優(yōu)點點，本設(shè)計采用TMS320C54X系列的DSP作為正弦信號發(fā)生器的核心控制芯片。用泰勒級數(shù)展開法實現(xiàn)正弦波信號。設(shè)置波形時域觀察窗口，得到其濾波前后波形變化圖；設(shè)置頻域觀察窗口，得到其濾波前后頻譜變化圖。4.1硬件組成基于DSP的信號發(fā)生器的硬件結(jié)構(gòu)圖如圖3.1所示，它主要由DSP主控制器，輸出D/A通道和人機界面等幾個主要部分組成。獨立式四鍵功能鍵盤緩沖及電平轉(zhuǎn)換電路段驅(qū)動器2*SN74LS07有源濾波電路DSP微控制器TMS320LF 2407 PGE四位LED減法電路位驅(qū)動器74LS0

20、7放大電路AD624輸出三相正弦波ClockCircuit電源（自帶復位功能）圖4.1 基于DSP的信號發(fā)生器系統(tǒng)框圖4.2控制器部分本系統(tǒng)采用TI公司的TMS320LF2407 DSP處理器，該器件具有外設(shè)集成度高，程序存儲器容量大，A/D轉(zhuǎn)換精度高，運算速度高，I/O口資源豐富等特點，芯片內(nèi)部集成有32KB的FLASH程序存儲器、2KB的數(shù)據(jù)/程序RAM，兩個事件管理器模塊（EVE和EVB）、16通道A/D轉(zhuǎn)換器、看門狗定時器模塊、16位的串行外設(shè)接口（SPI）模塊、40個可單獨編程或復用的通用輸入輸出引腳（GPIO）以及5個外部中斷和系統(tǒng)監(jiān)視模塊。TMS320LF2407芯片中的事件管理

21、模塊（EV）是一個非常重要的組成部分。SPWM波形的產(chǎn)生和輸出就是由這一部分完成的，它由兩個完全相同的模塊（EVA和EVB）組成，每個模塊都含有2個通用定時器、3個比較器、6至8個PWM發(fā)生器、3個捕獲單元和2個正交脈沖編碼電路（QEP）。由于TMS320LF2407有544字的雙口RAM（DARAM）和2K字的單口RAM（SARAM）；而本系統(tǒng)的程序僅有幾KB，且所用RAM也不多，因不用考慮存儲器的擴展問題，而對于TMS320LF2407的I/O擴展問題，由于TMS320LF2407器件有多達40個通用、雙向的數(shù)字I/O（GPIO）引腳，且其中大多數(shù)的基本功能和一般I/O復用的引腳，本系統(tǒng)只

22、需要17路I/O信號，這樣，就可以為系統(tǒng)剩余50%多的I/O資源，可以說，該方案既不算浪費系統(tǒng)資源，也為系統(tǒng)今后的升級留有余地。4.3微輸出D/A通道部分 本系統(tǒng)的輸出通道部分主要負責實現(xiàn)波形的輸出，此通道的入口為TMS320LF2407的PWM8口，可輸出SPWM等幅脈沖波形，出口為系統(tǒng)的輸出端，這樣，經(jīng)過一系列的中間環(huán)節(jié)，便可將PWM脈沖波轉(zhuǎn)化為交流正弦波形，從而實現(xiàn)正弦波的輸出，其原理框圖如圖3.2所示。DSP的PWN輸出輸出緩沖電路電平轉(zhuǎn)換電路低通濾波電路減法電路圖4.3輸出通道的原理結(jié)構(gòu)圖3.2中的緩沖電路的作用是對PWM口輸出的數(shù)字量進行緩沖，并將電壓拉高到5V左右，以供后級模擬電

23、路濾波使用。這一部分電路由兩個芯片組成。一片用三態(tài)緩沖器，由于PWM口的輸出為3.3V的TTL電平，這樣，在設(shè)計時就應當選用輸入具有5V的TTL輸入，CMOS輸出電平的轉(zhuǎn)換芯片（如TI公司的74HCT04）；另一片則可選用TOSHIBA公司出品的光電耦合器6N137；輸出端連接的5V精密穩(wěn)壓電源可選用BURR-BROWN公司生產(chǎn)的REF02型精密穩(wěn)壓電源，以輸出標準的5V電壓。 系統(tǒng)中的減法電路的主要作用是把0-10V直流脈動信號的轉(zhuǎn)換成-5+5V的正弦交流信號，并使其電壓增益為1。設(shè)計使可利用差分式電路來實現(xiàn)其功能，為了簡化電路，可以選用較為常用的AD公司的AD524，并將AD524接成電壓

24、跟隨器的形式，同時適當?shù)倪x取電阻以滿足要求，此外，為了使產(chǎn)生的正弦波信號具有2-5mA的驅(qū)動能力，可選用AD624來構(gòu)成末級的信號放大電路。AD624是高精度低噪聲儀用放大器，若外接一只增益電阻，即可得到1-1000之間的任意增益值，其誤差小于1%。由于AD624的建立時間只有15s，所以它非常適宜在高速數(shù)據(jù)采集系統(tǒng)中使用。4.4驅(qū)動器設(shè)計位驅(qū)動器電路由兩片集成電路組成，即由位驅(qū)動的CMOS芯片和將TTL電平轉(zhuǎn)換成CMOS電平的電平轉(zhuǎn)換芯片組成，電平轉(zhuǎn)換芯片可以和輸出通道的電平轉(zhuǎn)換芯片共用一片74HCT244（本部分使用4路，輸出通道使用3路），其主要作用是對DSP輸出的3.3V TTL電平與

25、5V CMOS電平進行匹配，從而帶動具有CMOS電平的位驅(qū)動器，根據(jù)動態(tài)掃描顯示的要求，位驅(qū)動器需要選用每路輸出吸收電流都要大于200mA的芯片，因此，本設(shè)計選用了TI公司的74LS06來做LED的大電流驅(qū)動器件。4.5 鍵盤設(shè)計本系統(tǒng)選用四個獨立式按鍵，分別接入PF3-PF6口，并使用四個220上拉電阻接VCC。所謂獨立式，就是將每一個獨立鍵按一對一地直接接到I/O輸入線上，而在讀鍵值時，直接讀I/O口，每一個鍵的狀態(tài)通過讀入鍵值的一位（二進制位）來反應，所以這種方式也稱為一維直讀方式，這種方式的查鍵軟件比較簡單，但占用I/O線較多，一般在鍵的數(shù)量較少時采用，不過，由于DSP芯片有足夠的I/

26、O接口可供使用，因而可大大方便設(shè)計，設(shè)計時可以充分利用這一特點來連接硬件，至于按鍵的削抖動措施，則可在軟件中完成。5軟件設(shè)計5.1流程圖本系統(tǒng)軟件可以按照模塊化設(shè)計思想來編寫，包括主程序、常數(shù)計算程序、占空比計算程序和相應的一些功能子程序，主程序用于調(diào)用各功能子程序、初始化變量、查詢鍵盤、判斷顯示數(shù)據(jù)是否需要刷新、同時判斷一個脈沖是否完成發(fā)送等工作，具體方案見圖5.1所示的流程圖。主程序中的循環(huán)子程序開始判斷20ms是否到？判斷0.1s是否到？刷新顯示輸出寄存器，奇次顯示頻率，偶次頻率，偶次顯示幅值判斷脈沖發(fā)出標志寄存器=1？清脈沖發(fā)出標志寄存器，調(diào)計算占空比程序返回判斷是否在延時程序中調(diào)用本

27、程序圖5.1主程序流程圖在程序中，應在第N-1個脈沖周期里計算占空比，并在第N個脈沖周期里輸出波形，這就要求在設(shè)計時要在一個脈沖周期內(nèi)完成計算，如果選用20MHz的晶振，那么，在一倍頻下，執(zhí)行一條執(zhí)行只需50ns，若輸出400Hz的正弦波，即每一個周期（即2.5ms）要輸出200個脈沖，這樣，也就是說，一個脈沖需要12.5s（相當于12500/50=250條指令）。而執(zhí)行一個占空比的計算程序只需要幾十條指令，這種算法從軟件開銷上考慮是可以實現(xiàn)的。5.2 正弦信號發(fā)生器程序清單;This function generates the sine wave of angle using the Ta

28、ylor series expansion;sin(theta)=x(1-x2/2*3(1-x2/4*5(1-x2/6*7(1-x2/8*9);cos(theta)=1-x2/2*3(1-x2/4*5(1-x2/6*7(1-x2/8*9);sin(2*theta)=2*sin(theta)*cos(theta) .title "sin.asm" .mmregs .def _c_int00 .ref sinx,d_xs,d_sinx,cosx,d_xc,d_cosxsin_x: .usect "sin_x",360STACK: .usect "S

29、TACK",10k_theta .set 286PA0 .set 0_c_int00 .text STM #STACK+10,SP STM k_theta,AR0 STM 0,AR1 STM #sin_x,AR6 STM #90,BRC RPTB loop1-1 LDM AR1,A LD #d_xs,DP STL A,d_xs STL A,d_xc CALL sinx CALL cosx LD #d_sinx,DP LD d_sinx,16,A MPYA d_cosx STH B,1,*AR6+ MAR *AR1+0loop1: STM #sin_x+89,AR7 STM #88,B

30、RC RPTB loop2-1 LD *AR7-,A STL A,*AR6+loop2: STM #179,BRC STM #sin_x,AR7 RPTB loop3-1 LD *AR7+,A NEG A STL A,*AR6+loop3: STM #sin_x,AR6 STM #1,AR0 STM #360,bkloop4: PORTW *AR6+0%,PA0 B loop4sinx: .def d_xs,d_sinx .datatable_s .word 01c7h .word 030bh .word 0666h .word 1556hd_coef_s .usect "coef_

31、s",4d_xs .usect "sin_vars",1d_squr_xs .usect "sin_vars",1d_temp_s .usect "sin_vars",1d_sinx .usect "sin_vars",1c_l_s .usect "sin_vars",1 .text SSBX FRCT STM #d_coef_s,AR5 RPT #3 MVPD #table_s,*AR5+ STM #d_coef_s,AR3 STM #d_xs,AR2 STM #c_l_s,AR4

32、ST #7FFFh,c_l_s SQUR *AR2+,A ST A,*AR2 |LD *AR4,B MASR *AR2+,*AR3+,B,A MPYA A STH A,*AR2 MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *AR4,B MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *AR4,B MASR *AR2-,*AR3+,B,A MPYA d_xs STH B,d_sinx RETcosx: .def d_xc,d_cosxd_coef_c .usect "coef_c",4

33、 .datatable_c .word 0249h .word 0444h .word 0aabh .word 4000hd_xc .usect "cos_vars",1d_squr_xc .usect "cos_vars",1d_temp_c .usect "cos_vars",1d_cosx .usect "cos_vars",1c_l_c .usect "cos_vars",1 .text SSBX FRCT STM #d_coef_c,AR5 RPT #3 MVPD #table_c,*

34、AR5+ STM #d_coef_c,AR3 STM #d_xc,AR2 STM #c_l_c,AR4 ST #7FFFh,c_l_c SQUR *AR2+,A ST A,*AR2 |LD *AR4,B MASR *AR2+,*AR3+,B,A MPYA A STH A,*AR2 MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *AR4,B MASR *AR2-,*AR3+,B,A SFTA A,-1,A NEG A MPYA *AR2+ MAR *AR2+ RETD ADD *AR4,16,B STH B,*AR2 RET .endMEMORY P

35、AGE 0: EPROM: org=0E000h, len=1000h VECS: org=0FF80h, len=0080h PAGE 1: SPRAM: org=0060h, len=0020h DARAM1: org=0080h, len=0010h DARAM2: org=0090h, len=0010h DARAM3: org=0200h, len=0200hSECTIONS .text :>EPROM PAGE 0 .data :>EPROM PAGE 0 STACK :>SPRAM PAGE 1 sin_vars :>DARAM1 PAGE 1 coef_

36、s :>DARAM1 PAGE 1 cos_vars :>DARAM2 PAGE 1 coef_c :>DARAM2 PAGE 1 sin_x : align(512) > DARAM3 PAGE 1 .vectors :>VECS PAGE 0 .title "sin_v.asm" .ref _c_int00 .sect ".vectors" B _c_int00 .end6系統(tǒng)仿真6.1 CCS工程項目的調(diào)試程序的運行控制 ，在調(diào)試程序的過程中，經(jīng)常需要復位、執(zhí)行、單步執(zhí)行等操作。這些操作稱為程序運行控制。CCS開發(fā)環(huán)境

37、提供了多種調(diào)試程序的運行操作。用戶可以使用調(diào)試工具條或調(diào)試菜單“Debug”中的相應命令控制程序的運行。 （1）創(chuàng)建工程項目 進入CCS集成開發(fā)環(huán)境 創(chuàng)建一個新的工程項目 將源程序文件、鏈接命令文件、庫文件和頭文件添加到工程項目中 單擊所有“+”項觀看工程項目所包含的文件雙擊各圖標，打開各文件（2）工程項目的編譯工程項目的編譯鏈接（3）設(shè)置探測點 將volume.out文件裝入目標板 設(shè)置探測點 為探測點選擇鏈接的數(shù)據(jù)文件 設(shè)置數(shù)據(jù)文件的屬性 將數(shù)據(jù)文件鏈接到探測點 關(guān)閉“File I/O”對話框 （4）工程項目的調(diào)試和結(jié)果的圖形顯示 設(shè)置斷點 設(shè)置輸入變量的圖形屬性 設(shè)置輸出變量的圖形屬性 運行程序，顯示圖形 調(diào)整輸出增益（5）觀察寄存器的運行數(shù)據(jù)6.2 仿真波形圖圖6.2仿真波形圖仿真結(jié)果表明系統(tǒng)產(chǎn)生的波形穩(wěn)定，抗干擾能力強，頻率和幅度調(diào)節(jié)方便，精確度高。該設(shè)計方案簡單可行，新穎實用，有推廣價值。7總結(jié)與分析本次畢業(yè)設(shè)計由于是采用DSP技術(shù)設(shè)計信號發(fā)生器，不是很熟悉，設(shè)計中遇到過許多不知所措的問題。通過網(wǎng)絡(luò)查找資料和同學交流，大大促進了設(shè)計進程，加快了論文完成速度，并在過程中進一步提高自身的創(chuàng)作、創(chuàng)新水平，扎實基礎(chǔ)，開拓視野。并且此次畢業(yè)設(shè)計，是基于課程理論知識的延伸，使我對數(shù)字