高速數據采集原理分析與設計

1、課程設計任務書學生姓名： 周國陽 專業(yè)班級： 電信1001班 指導教師： 沈維聰 工作單位： 信息工程學院 題 目：高速數據采集系統原理分析和設計初始條件：數據采集是數字信號處理的前提，研究和設計數據采集系統就顯得尤為重要。本課程設計題要求學生在廣泛查閱資料的基礎上，對高速數據采集系統技術進行分類和比較，并作相關設計。要求完成的主要任務：（包括課程設計工作量及其技術要求，以及說明書撰寫等具體要求）（1）搜索出若干種高速數據采集系統方案并對它們進行分析和比較。（2）設計出一款高速數據采集系統。（3）對所設計的高速數據采集系統的性能指標進行分析。（4）給出系統（或部分）的仿真。時間安排：一周，其中

2、3天設計，2天調試指導教師簽名： 年 月 日系主任（或責任教師）簽名： 年 月 日目錄摘要IAbstractII1. 開發(fā)環(huán)境11.1仿真工具11.2編程工具12硬件模塊23.基本原理43.1采樣43.2量化與編碼43.3時鐘頻率合成43.4存儲技術54. 高速數據采集系統的方案64.1單片機控制的高速數據采集系統64.2 基于MCU+FPGA組合的高速數據采集系統94.3基于DSP和ADS8364的高速數據采集處理系統115.高速數據采集系統的方案分析比較136.設計系統156.1設計思想156.2硬件電路166.3電路分析177.仿真結果及分析187.1仿真結果187.2結果分析198.總

3、結20參考文獻21附錄一 代碼22武漢理工大學專業(yè)綜合課程設計說明書摘要本次項目是設計高速數據采集系統。數據采集是數據處理的重要前提，數據采集是指將模擬量（模擬信號）采集，轉換成數字量（數字信號）后，再由計算機進行存儲、處理、顯示或輸出過程。數據采集系統DAs(Data Acquisition System)是模擬量與數字量之間的轉換接口。它在自動測試、生產控制、通信、信號處理等領域占有極其重要的地位。而高速數據采集系統更是航天、雷達、制導、測控、動態(tài)檢測等高技術領域的關鍵技術。高速數據采集系統中的采樣頻率一般在幾十MHz到幾百MHz。關鍵字：高速數據采集；轉換；采樣頻率 Abstract T

4、he project is to design high-speed data acquisition system. Data acquisition is an important prerequisite for data processing, data acquisition means that the analog (analog signal) acquisition, the digital conversion (digital signal), then the computer for storage, processing, display or output pro

5、cess. Data Acquisition System - DAs (Data Acquisition System) is the conversion of analog and digital interfaces between. It occupies an extremely important position in the field of automated testing, production control, communications and signal processing. The high-speed data acquisition system is

6、 the key technology in aerospace, radar, guidance, monitoring, motion detection and other high-tech fields. High-speed data acquisition system sampling frequency is generally in the tens of MHz to several hundred MHz. Keywords: high-speed data acquisition; conversion; sampling frequencyI武漢理工大學專業(yè)綜合課程

7、設計說明書1. 開發(fā)環(huán)境1.1仿真工具我們這次在進行硬件仿真時運用的proteus工具，它具有以下功能：(1)能實現單片機仿真和SPICE電路仿真的結合。具有模擬電路仿真、數字電路仿真、單片機及其外圍電路組成的系統仿真、RS232動態(tài)仿真、I2C調試器、SPI調試器、鍵盤和LCD系統仿真等功能；有各種虛擬儀器，如示波器、邏輯分析儀、信號發(fā)生器等。(2)支持主流單片機系統的仿真。目前支持的單片機類型有68000系列、8051系列、AVR系列、PIC12系列、PIC16系列、PIC18系列、Z80系列、HC11系列以及各種外圍芯片。(3)提供軟件調試功能。在硬件仿真系統中具有全速、單步、設置斷點等

8、調試功能，同時可以觀察各個變量、寄存器等的當前狀態(tài)，因此在該軟件仿真系統中，也必須具有這些功能；同時支持第三方的軟件編譯和調試環(huán)境，如Keil C51 uVision2等軟件。(4)具有強大的原理圖繪制功能。1.2編程工具 Keil軟件是目前最流行開發(fā)MCS-51系列單片機的軟件，這從近年來各仿真機廠商紛紛宣布全面支持Keil即可看出。Keil提供了包括C編譯器、宏匯編、連接器、庫管理和一個功能強大的仿真調試器等在內的完整開發(fā)方案，通過一個集成開發(fā)環(huán)境（uVision）將這些部份組合在一起。 掌握這一軟件的使用對于使用51系列單片機的愛好者來說是十分必要的，如果你使用C語言編程，那么Keil幾

9、乎就是你的不二之選（目前在國內你只能買到該軟件、而你買的仿真機也很可能只支持該軟件），即使不使用C語言而僅用匯編語言編程，其方便易用的集成環(huán)境、強大的軟件仿真調試工具也會令你事半功倍。2硬件模塊一個典型的數據采集系統由傳感器、信號調理通道、采樣保持器、A/D轉換器、數據緩存電路、微處理器及外設構成。如圖1所示。圖1 數據采集系統的組成 (1)傳感器傳感器把待測的非電物理量轉變成數據采集系統能夠檢測的電信號。理想的傳感器能夠將各種被測量轉換為高輸出電平的電量，提供零輸出阻抗，具有良好的線性。 (2)信號調理通道信號調理通道主要完成了模擬信號的放大和濾波等功能。理想的傳感器能夠將被測量轉換成高輸出

10、電平的電量，但是實際情況下，數據采集時，來自傳感器的模擬信號一般都是比較弱的低電平信號，因此需要對信號進行放大。而A/D轉換器的分辨率以滿量程電壓為依據，因此為了充分利用A/D轉換器的分辨率，需要把模擬輸入信號放大到與其滿量程電壓相應的電平。而傳感器和電路中器件不可避免的會產生噪聲，周圍各種各樣的發(fā)射源也會使信號混合上噪聲，因此需要利用濾波器衰減噪聲以提高輸入信號的信噪比。 (3)采樣保持器A/D轉換器完成一次轉換需要一定的時間，而在轉換期間希望A/D轉換器輸入端的模擬信號電壓保持不變，才能保證正確的轉換。當輸入信號的頻率較高時，就會產生較大的誤差，為了防止這種誤差的產生，必須在A/D轉換器開

11、始轉換之前將信號的電平保持，轉換之后又能跟蹤輸入信號的變化，保證較高的轉換精度。為此，需要利用采樣保持器來實現。 (4)A/D轉換器模擬信號轉換成數字信號之后，才能利用微處理系統對其處理。因此A/D轉換器是整個數據采集系統的核心，也是影響數據采集系統采樣速率和精度的主要因素之一。對于高速模數轉換器主要有逐次逼近型、并行比較型(閃爍型)等分級型(半閃爍型)等幾種電路結構。高速的模數轉換器內部一般都集成了采樣保持器和多路數據分配器，以保證采樣的精度和降低后續(xù)存儲器的要求。 (5)數據緩存電路對于高速數據采集系統，采集量化后的數據速率非常高而且數量大，微處理系統無法對數據進行實時處理，因此需要存儲器

12、對數據進行緩存。緩存區(qū)是以高速方式接收從AD轉換數字化的數據，而又以相對低速的方式將數據送給計算機。用它的“快進慢出”來解決高速AD轉換與低速計算機數據傳輸之間的矛盾。 (6)微處理器和外設微處理器負責數據采集系統的管理和控制工作，對采集到的數據進行運算和處理，然后送到外部設備。3.基本原理3.1采樣所謂采樣就是不斷地以固定的時間間隔采集模擬信號當時的瞬時值。由抽樣定理可知，用數字方式處理模擬信號時，并不是用在整個作用期間的無窮多個點的值，而是只用取樣點上的值就足夠了。因此，在前后兩次取樣的空擋時間間隔內，可將取樣所得模擬信號值暫時存放在存儲介質上，通常是電容器上，以便將它量化和編碼。數字化采

13、樣方式主要有實時采樣和等效采樣兩種，而等效采樣又分為順序采樣和隨機采樣兩種。順序取樣是指在被測信號的周期內取樣一次，取樣信號每次延遲t時間，如此下去，就是說第N次采樣發(fā)生在第一次采樣后的（t一l）N后，取樣后的離散數字信號構成的包絡反映原信號的波形，但包絡的周期比原信號的周期長的多，相當于把被測信號在時間軸拉長了。順序采樣不能采樣非周期信號。隨機取樣不是在信號的一個周期內完成全部取樣過程，而是取樣點分別取自若干個信號波形的不同位置，經過多個采集周期的樣品積累，最終恢復出被測波形。但是隨機取樣也存在著弊端，不能觀測非周期信號。3.2量化與編碼量化就是把一個連續(xù)函數的無限個數值的集合映射為一個離散

14、函數的有限個數值的集合。模擬信號X(t)經理想抽樣后變成離散時間序列X(nTs)，而X(nTs)的值是原模擬信號在各采樣點的精確值，其取值是連續(xù)分布的，但是AD變換中表示X(nTs)用的是有限字長的二進制數，所謂量化就是指用一些不連續(xù)的數來逼近精確采樣值的過程。因此量化過程中必然存在誤差，這種誤差稱為量化誤差3.3時鐘頻率合成 目前高性能的頻率信號均通過頻率合成技術來實現。頻率合成的實現方法主要三種方式:直接模擬頻率合成法、間接頻率合成和直接數字頻率合成。直接模擬頻率合成法是一種早期的頻率合成方式，是指利用混頻器、倍頻器和分頻器等對一個或幾個頻率進行算術運算產生所需頻率。直接模擬頻率合成法的優(yōu)

15、點是頻率轉換速度快，相位噪聲低，缺點是需要很多中心頻率不同的窄帶濾波器來濾除雜波，結構復雜，雜散多。間接頻率合成技術又稱鎖相式頻率合成，它是利用鎖相技術實現頻率的加、減、乘、除。其優(yōu)點是由于鎖相環(huán)路相當于一窄帶跟蹤濾波器。因此能很好地選擇所需頻率的信號，抑制雜散分量，避免了大量使用濾波器，十分有利于集成化和小型化。直接數字合成技術具有相位變換連續(xù)、頻率轉換速度快、頻率分辨率高、相位噪聲低、頻率穩(wěn)定度高、集成度高、易于控制等多種優(yōu)點，但是DDS（直接數字式頻率合成器）自身特點所造成的雜散以及頻率較低成為限制DDS應用的主要因素。 目前，DDS+PLL的技術受到廣泛的重視，PLL技術具有高頻率、寬

16、頻、頻譜質量好等優(yōu)點，但其頻率轉換速度低。DDS技術則具有高速頻率轉換能力、高度的頻率和相位分辨能力，但目前尚不能做到寬帶，頻譜純度也不如PLL?；旌鲜筋l率合成技術利用這兩種技術各自的優(yōu)點，將兩者結合起來，其基本思想是利用DDS的高分辨率來解決PLL中頻率分辨率和頻率轉換時間的矛盾。3.4存儲技術分時存儲技術利用一個高速鎖存器將采集的高速數據鎖存，而后利用多個相對慢速的存儲器對數據進行存儲以保證數據存儲的可靠性。由于多個靜態(tài)存儲器分時參與了數據存儲的過程，使得多個慢速靜態(tài)存儲器分時存儲操作過程進行了疊加，其效果等效于一個高速靜態(tài)存儲器的操作。數據降速存儲技術，就是對在數據存儲之前將高速數據的速

17、度降低到低速存儲器可以及時存儲的程度。該方法避免了多個存儲器的使用，只需利用一個大容量的存儲器就可以實現數據的存儲，實現起來相對分時存儲簡單。設計中可以利用串并轉換電路對數據進行降速處理以滿足后續(xù)的存儲器速度較低的要求。串并轉換電路的基本原理為數據的串并轉換，將數據依次存入串行移位寄存器中，然后并行輸出，降低了傳輸數據的速度，以滿足存儲器工作速度的要求。4. 高速數據采集系統的方案4.1單片機控制的高速數據采集系統本系統主要由三部分組成：單片機8751控制部分、計算器和存儲器部分、A/D轉換模塊。其硬件框圖如圖2所示。圖2 系統硬件框圖單片機控制部分包括地址和數據選擇器,本系統采用內置4KB

18、EPROM的8751單片機。其作用有:(1)負責 A/D轉換過程的啟動及完成控制;(2)對自動存儲于存儲器內的采集數據進行處理,也可通過串行口或并行接口傳給主機(如PC機)作進一步處理。地址選擇器和數據選擇器的功能是在單片機P1.0口線的控制下決定數據存儲器的地址線和數據線連向何處。當 P1.0= 1時,存儲器的地址信號來自計數器輸出, 數據信號來自A/D 轉換器;當 P1.0= 0時,存儲器則成為8751的外部數據存儲器, 此時單片機可讀取其中的數據。計數器的作用是自動產生16位存儲器地址信號以實現將A/D的轉換結果自動按順序快速存放存儲單元中。該計數器為16位二進制計數器,由四片 74LS

19、161 四位二進制同步計數器級聯構成4,各片的異步清除端連在一起并由單片機P1.2腳控制。計數脈沖CP來自A/D 轉換模塊。當計數器計滿時,由其進位信號向單片機INT0申請中斷。該存儲器對A/D轉換器而言是只有寫入操作,用于存儲 A/D轉換器的轉換數據,而對單片機而言只有讀操作,即單片機只能讀取其中的數據而不能改寫其中的數據。A/D 轉換模塊是本系統的核心部分。其原理框圖如圖3所示。圖3 A/ D轉換模塊原理框圖圖中A/D 板是以高速 D/A 轉換器 DAC0800為核心,加上其他電路,采用逐次逼近法構成的 8 位A/D 轉換器,其構成框圖如圖4所示。圖4 A/D 轉換時序圖在啟動信號STAR

20、T的下降沿,A/D轉換開始,同時使BUSY信號為低電平,表明正在進行轉換。如在A/D 轉換過程中又按收到新的啟動信號,則重新開始轉換。轉換完成時,BUSY變?yōu)楦唠娖? OE是三態(tài)鎖存器的輸出允許控制線,當其為低電平時,允許轉換數據輸出。該A/D 轉換器要求輸入的模擬信號電壓范圍為05V,完成一次A/D 轉換時間為1.2 s。為了保證在A/D 轉換進行被轉換信號幅度保持穩(wěn)定,將被轉換信號經采樣保持器 SHC5320處理后再送到A/D 轉換器的模擬信號轉入端。SHC5320是高速采樣/保持器,其采樣時間小于1.5 s,基本能滿足A/D 轉換速度的要求。由于其采樣/保持控制端是高電平保持、低電平采樣

21、,故使用中將A/D板的BUSY信號反相后接到該控制端,以保證在A/D為了能將每一次A/D 轉換的結果快速存于存儲器并同時啟動下一次 A/D 轉換,特利用BUSY信號的上升沿(表示一次A/D 轉換已結束)去觸發(fā)單穩(wěn)態(tài)觸發(fā)器 1,該觸發(fā)器的反相輸出端Q1接至 A/D 板的OE端以將轉換數據送至存儲器的數據線上,同時作為存儲器的寫控制信號WR,將轉換數據寫入當前的存儲單元中。再用Q1的后沿(上升沿) 觸發(fā)單穩(wěn)觸發(fā)器 2,其反相輸出Q2一方面接到START以啟動下次轉換,另一方面接計數器的計數輸入端 CP,使計數器輸出加 1 以指向下一存儲單元,為存放下一轉換數據做準備。圖中 P1.1是來自單片機的控

22、制線,用于控制啟動第一次A/D 轉換和停止轉換。上述的工作時序關系如圖4所示。從時序圖可見,本系統在單片機控制啟動第一次轉換后即可自動完成啟動- 轉換- 存儲- 啟動的循環(huán)執(zhí)行過程,直到完成 64 KB的數據采集后向單片機申請中斷要求停止。4.2 基于MCU+FPGA組合的高速數據采集系統本數據采集系統硬件總體框圖如圖5所示。圖5 數據采集系統硬件總體框圖如圖所示，該數據采集系統工作原理如下：系統上電完成初始化后，進入待觸發(fā)狀態(tài)，直至MCU接收到啟動信號后，向AD轉換器輸出工作時鐘，同時向6路高速采集模塊的FPGA控制器發(fā)送采集允許指令，啟動內部計時器，高速采集模塊將處于等待觸發(fā)信號的工作狀態(tài)

23、。當高速采集模塊收到比較觸發(fā)模塊發(fā)出觸發(fā)信號后，相應的FPGA控制器將打開數據寫入通道，向FIFO緩沖區(qū)中連續(xù)寫入規(guī)定個數的AD采樣結果后自動停止寫入，同時FPGA控制器將記錄每次觸發(fā)時定時器的值。之后FPGA控制器將進入下一個等待觸發(fā)狀態(tài)中，直至收到下一個觸發(fā)信號后再次循環(huán)以上操作。其間MCU不斷檢查FIFO緩沖區(qū)的數據并通過FPGA控制器將采樣結果和脈沖產生的時間寫入存儲器中。該數據采集系統的主要模塊功能說明：（1）前端調理模塊對輸入信號進行信號緩沖、放大，使信號不丟失。（2）AYD轉化模塊實現模擬量到數字量的轉換。（3）FPGA模塊 對數字量進行緩沖，同時對寫入緩沖模塊的數據進行編碼，即

24、要求對每一次觸發(fā)，寫入規(guī)定個數的AD采樣結果，并將每次的觸發(fā)時刻追加到AD數據的尾部，第二次及以后的觸發(fā)，存儲方式與第一次相同。由于MCU(因為本系統采用C8051F單片機)對外部存儲器寫地址速度比較慢，同時FPGA的緩沖模塊對讀數據的速度又有一定的要求，所以不能采用MCU內部的時鐘頻率來寫地址，在本設計方案中，由FPGA分頻出一個10MI-Iz的頻率，送給MCU，這樣可以快速對外部存儲器寫地址。（4）MCU控制模塊本設計采用C8051F120單片機作為系統的主控制芯片，控制整個系統的啟動、停止，數據采集允許，數據傳輸等功能。（5）存儲器模塊存儲數據，包含AD采樣結果和觸發(fā)時刻。（6）電源模塊

25、DC-DC模塊實現電壓的轉化，給各芯片提供合適的工作電壓。（7）時鐘模塊時鐘模塊給系統提供時鐘源，通過鎖相環(huán)可以分頻或倍頻出所需要的時鐘頻率。（8）指示模塊指示模塊主要實現系統工作狀態(tài)的指示，如電源指示等，讀數指示等等。（9）啟動模塊啟動模塊實現系統的啟動，當按鈕按下時，啟動電路工作，系統得到電平觸發(fā)，將立刻啟動。4.3基于DSP和ADS8364的高速數據采集處理系統該系統主要由信號調理模塊、A/D轉換模塊、DSP處理器模塊、CPLD邏輯控制模塊和USB2.0通信模塊組成。它能夠在板卡上實現信號的采集及前端處理，并能通過USB總線與上位機通信，實現數據的存儲、后端處理及顯示。采用CPLD控制A

26、DS8364完成數據的A/D轉換，轉換后的數據預先存儲到FIFO中，再經DSP進行前端的數字信號處理后，通過USB總線傳給上位機，并在上位機上進行存儲、顯示和分析等。該系統完全可以滿足信號采集處理對高精度及實時性的要求。本數據采集處理系統主要由前端信號調理電路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外圍電路組成。系統原理框圖如圖6所示。圖6 系統原理框圖系統主要完成的任務為：DSP接收上位機通過USB總線發(fā)送的命令，完成系統工作參數的設置，并通過模擬地址數據總線與CPLD進行通信，向CPLD發(fā)送控制命令；對外部

27、的多路模擬量輸入進行信號調理，在CPLD控制下進行單通道或多通道A/D轉換，將采集到的數據存儲在一片FIFO芯片中；當FIFO中存儲的數據半滿時，對DSP產生一個中斷信號，DSP收到此中斷信號后，取出FIFO中的部分數據，進行前端數字信號處理，將處理完畢的數據通過USB總線傳給上位機；上位機實現各種圖形界面操作和后端信號處理，對所采集的信號進行分析。系統可對輸入的多路模擬信號進行同步采樣，這就使得采集到的數據不僅含有模擬信號的幅度特性，同時還保持不同模擬信號之間的相位差異；采樣頻率可以預置，以適應不同速率的采樣要求。系統硬件包括信號調理模塊、A/D轉換模塊、DSP處理器模塊、CPLD邏輯控制模

28、塊以及USB通信模塊。5.高速數據采集系統的方案分析比較設計一個高速數據采集系統應滿足以下兩個基本性能要求：一是高速性，現在高速數據采集通常要求達到幾十甚至幾百 MSPS的采樣速度，因此需要采用高速 ADC技術和高速緩存技術來保證采樣和數據傳輸的高速性；二是大容量，高速數據采集必然帶來巨大的數據流量，一個4通道20MH 采樣率16位精度數據采集系統采樣 0.1s 將產生 16M的數據量，所以需要采用海量緩存來解決采樣數據的存儲問題。為此，針對上述提出的方案，在此做出簡單的分析與比較如下：（1）單片機控制的高速數據采集系統是一種由8751單片機控制的高速數據采集系統。該系統的數據采集與存儲完全靠

29、硬件實現,其數據采樣頻率只取決于所選用的A/D轉換器, 而不受8751單片機速度的影響,因而可實現高速數據采集。本設計方案使用的MCU為普通的51單片機，其他芯片都是些普通的邏輯芯片，所以方案易于實現，性價比較高。但是由于51單片機的速度有限，與PC的數據傳輸的方式是通過RS232接口，其速度相當有限，而采集的速度可能達到200M，這可能導致其未上傳完數據，又被新的數據覆蓋。當然可通過增大緩沖區(qū)域的大小，來防止其被覆蓋，但是增大高速緩存區(qū)的存儲量也將增大成本。（2）基于MCU+FPGA組合的高速數據采集系統中采用的C8051F120單片機，其外部時鐘為22.114800Mhz，指令執(zhí)行周期不需

30、要經過12分頻，這個速度解決了方案一中51單片機速度不足的缺點，使得該系統具備及時上傳采集的數據到上位機。方案中多路AD采集數據，降低AD轉換速率的要求，降低成本，且采用FPGA來控制數據的采集及存儲。該方案實現的性能可靠，采集數據速度遠遠優(yōu)于方案一，但是FPGA的制作成本較高，整個系統的實現成本很高。（3）基于DSP和ADS8364的高速數據采集處理系統中該系統主要由信號調理模塊、A/D轉換模塊、DSP處理器模塊、CPLD邏輯控制模塊和USB2.0通信模塊組成。它能夠在板卡上實現信號的采集及前端處理，并能通過USB總線與上位機通信，實現數據的存儲、后端處理及顯示。采用CPLD控制ADS836

31、4完成數據的A/D轉換，轉換后的數據預先存儲到FIFO中，再經DSP進行前端的數字信號處理后，通過USB總線傳給上位機，并在上位機上進行存儲、顯示和分析等。該系統完全可以滿足信號采集處理對高精度及實時性的要求。該方案采用的較新的CPLD技術，使得AD芯片的精確時鐘控制問題得到解決，且綜合了方案二中分時對A/D數據進行采集，降低了AD方面的成本，同時方案中DSP處理器具有高速數據處理的能力，其通過USB接口同上位機進行聯系，如今的USB2.0以達到480Mbps，這將滿足其將FIFO中的數據及時傳遞到上位機中，解決了方案一中，緩沖區(qū)數據可能被覆蓋的問題。6.設計系統6.1設計思想 圖7 軟件系統

32、框圖6.2硬件電路圖8 硬件電路圖6.3電路分析在我們的控制部分，我們選用了51單片機。理由如下：1.單片機多功能，少引腳，使得引腳復用現象較多。2.單片機具有四種總線形式：P0和P2組成的16位地址地址總線；P0分時復用為8位數據總線；ALE、PSEN、RST、EA和P3口的INT0、INT1、T0、T1、WR、RD以及P1口的T2、T2EX組成控制總線；而P3口的RXD、TXD組成串行通信總線。在我們的AD轉換中，選用的是ADC0809。由于ADC0809具有輸出3態(tài)鎖存器，其八位數據輸出引腳可直接與數據總線相連。地址譯碼引腳A、B、C分別與地址總線低三位A0、A1、A2相連，以選通IN0

33、IN7中的一個通道。在啟動A/D轉換時，由單片機的P3.4控制A/D轉換器的地址鎖存和轉換啟動，由于ALE和START連在一起，因此AD0809在鎖存通道的同時，也啟動了A/D轉換器。在讀取轉換結果時，用低電平的讀信號RD，產生的正脈沖作為OE信號，用以打開三態(tài)輸出鎖存器。將轉換結果輸出。而低電平的寫信號WR則表示轉換結束狀態(tài)信號。在我們的串口通信中，我們選擇了串口通信MAX232芯片，MAX232芯片是美信公司專門為電腦的RS-232標準串口設計的接口電路,使用+5v單電源供電，可以實現TTL電平與RS-232C電平相互轉換的IC芯片。為了顯示電壓的大小，我們選用了LED數碼顯示管。為了顯示

34、字符，要為LED顯示器提供顯示段碼（或稱字形代碼），組成一個“8”字的七段，再加上1個小數點位，共計八段。7.仿真結果及分析7.1仿真結果設定的輸入模擬量分別為5V,4V,3.5V,2V,1V,2.5V,2V,3V。圖9 數碼管顯示模擬量和通道號的仿真圖圖10 虛擬終端顯示數字量的仿真圖7.2結果分析通過結果發(fā)現我們輸入的電壓與數碼管上的數字基本相同，雖然出現了一些誤差，但誤差都是在小數點后面，誤差都是在允許范圍之內，所以總體而言，我們這個系統設計的還是比較成功的。由模擬量與數字量的轉換關系得到：數字量=模擬量*51，再將十進制數轉換成十六進制數。由輸入模擬量分別為5V,4V,3.5V,2V,

35、1V,2.5V,2V,3V得到的數字量分別是255,204,178.5,102,51,127.5,102，153。把最后的結果由十六進制數轉換成十進制數分別是217,204,178,102,51,128,102,153。說明該系統能完成模擬量到識字量的轉換，對整數量能精確的進行轉換，但對小數的轉換會出現很小的誤差，不能精確的轉換。而且在轉換循環(huán)過程中，對于同一個模擬量的轉換，得到的數字量并不一定相同，這種情況下我們最好選取大多數相同的那個數字。8.總結課程設計是繼專業(yè)理論學習和實驗教學之后又一重要的實踐性教學環(huán)節(jié)。它的任務是在學生掌握和具備電子技術知識與單元電路的設計能力之后，綜合所學知識進一

36、步學習電子電路系統的設計方法和實驗方法，為今后從事電子技術領域的工程設計打好基礎基本要求。我覺得做課程設計同時也是對課本知識的鞏固和加強，由于課本上的知識太多，平時課間的學習并不能很好的理解和運用各個元件的功能，而且考試內容有限，所以在這次課程設計過程中，我們了解了很多元件的功能，并且對于其在電路中的使用有了更多的認識。平時看課本時，理論知識很枯燥，讓人看而生畏，總是不能深入而透徹的掌握知識。而做完課程設計，一些問題就迎刃而解了，而且還可以記住很多東西。認識來源于實踐，實踐是認識的動力和最終目的，實踐是檢驗真理的唯一標準。所以這個課程設計對我們的作用是非常大的。在制作實驗報告時，發(fā)現只有細心耐

37、心恒心一定要有才能做好事情，首先是線的布局上既要美觀又要實用和走線簡單，兼顧到方方面面去考慮是很需要的，否則只是一紙空話。經過一個星期的學習，過程曲折可謂一語難盡。在此期間我們也失落過，也曾一度熱情高漲。從開始時滿富盛激情到最后汗水背后的復雜心情，點點滴滴無不令我回味無長；生活就是這樣，汗水預示著結果也見證著收獲。勞動是人類生存生活永恒不變的話題。通過這次課程設計使我懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟

38、第一次做的，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。這次課程設計終于順利完成了，在設計中遇到了很多專業(yè)知識問題，最后在老師、同學的辛勤指導下，終于順利完成。雖然單片機課程設計結束了，但是從中學到的知識會讓我受益終身。發(fā)現、提出、分析、解決問題和實踐能力的提高都會受益于我在以后的學習、工作和生活。參考文獻1. 李全利,單片機原理及接口技術, 北京：高等教育出版社,2004 2. 張毅剛，單片機原理及應用，北京：高等教育出版社,20073. 徐仁貴，微型計算機接口技術及應用，北京：機械工業(yè)出版社,2007 4. 諸昌鈐，

39、LED顯示屏系統原理及工程技術，成都：電子科技大學出版社,2004 5. 梅開鄉(xiāng)，數字邏輯電路，北京：電子工業(yè)出版社,2003附錄一 代碼/*main.c*/#include "led.c"#define uchar unsigned char#define uint unsigned intvoid main() while(1) uint cnt=0; uchar i,j,n=100; while(cnt!=560) switch(cnt+) case 0: ad0to7();break; case 1: decodenum(Vi0,0);break; case 70:

40、 decodenum(Vi1,1);break; case 140: decodenum(Vi2,2);break; case 210:decodenum(Vi3,3);break; case 280:decodenum(Vi4,4);break; case 350:decodenum(Vi5,5);break; case 420:decodenum(Vi6,6);break; case 490:decodenum(Vi7,7);break; disp(); /*串行通信設置*/ TMOD = 0X20;/波特率發(fā)生器T1工作在模式2上 SCON = 0X40;/設串口工作方式1，發(fā)送狀態(tài) PCON = 0X00;/波特率不加倍 TH1=0xFA;/設定波特率4800 TL1=TH1; TR1=1;/開 for(j=0;j<8;) SBUF = ad_action(j);/數據送入串口緩沖器 while(!TI); /等待串行中斷 TI = 0; /清TI，必須軟件清除 j+; while(-n);