單片機(jī)飛思卡爾PIT模塊

1、周期中斷定時(shí)器（周期中斷定時(shí)器（PIT） 定時(shí)器簡(jiǎn)介定時(shí)器簡(jiǎn)介 周期中斷定時(shí)器簡(jiǎn)介（周期中斷定時(shí)器簡(jiǎn)介（PIT） 周期中斷定時(shí)器寄存器周期中斷定時(shí)器寄存器 PIT模塊編程范例模塊編程范例 時(shí)鐘產(chǎn)生器模塊時(shí)鐘產(chǎn)生器模塊定時(shí)器簡(jiǎn)介定時(shí)器簡(jiǎn)介為什么使用定時(shí)器為什么使用定時(shí)器 u 時(shí)間延遲的產(chǎn)生和測(cè)量 u 外部信號(hào)周期和脈沖寬度的測(cè)量 u 事件計(jì)數(shù)器u 事件發(fā)生時(shí)間比較器u 波形發(fā)生器u 周期性的中斷產(chǎn)生 定時(shí)器實(shí)際上是計(jì)數(shù)器，它通過累計(jì)已知時(shí)間間隔的個(gè)數(shù)來計(jì)算時(shí)間。被累計(jì)的時(shí)間間隔若是系統(tǒng)時(shí)鐘，計(jì)數(shù)器就變成了定時(shí)器。定時(shí)器簡(jiǎn)介定時(shí)器簡(jiǎn)介怎樣獲得定時(shí)器怎樣獲得定時(shí)器 u 程序設(shè)計(jì)軟件定時(shí)器void d

2、elay(void) unsigned int i,j; for(i=0;i10;i+) for(j=0;j10000;) j+;u 微處理器常常內(nèi)置定時(shí)器（硬件定時(shí)器）MCS51單片機(jī)內(nèi)有二個(gè)單片機(jī)內(nèi)有二個(gè)16位定時(shí)器、計(jì)數(shù)器位定時(shí)器、計(jì)數(shù)器MC9S12XS內(nèi)置內(nèi)置 RTI ( Real Time Interrupt) ECT enhanced capture timer OC Output comparer PWM Pulse width modulationPeriod and pulse width measurement 四個(gè)四個(gè)24位位PIT定時(shí)器定時(shí)器定時(shí)器簡(jiǎn)介定時(shí)器簡(jiǎn)介怎樣獲得

3、定時(shí)器怎樣獲得定時(shí)器 u 外圍擴(kuò)展定時(shí)器 8253內(nèi)部有三個(gè)計(jì)數(shù)器，分別成為計(jì)數(shù)器0、計(jì)數(shù)器1和計(jì)數(shù)器2，他們的機(jī)構(gòu)完全相同。每個(gè)計(jì)數(shù)器的輸入和輸出都決定于設(shè)置在控制寄存器中的控制字，互相之間工作完全獨(dú)立。每個(gè)計(jì)數(shù)器通過三個(gè)引腳和外部聯(lián)系，一個(gè)為時(shí)鐘輸入端CLK，一個(gè)為門控信號(hào)輸入端GATE，另一個(gè)為輸出端OUT。每個(gè)計(jì)數(shù)器內(nèi)部有一個(gè)8位的控制寄存器，還有一個(gè)16位的計(jì)數(shù)初值寄存器CR、一個(gè)計(jì)數(shù)執(zhí)行部件CE和一個(gè)輸出鎖存器OL。 定時(shí)器簡(jiǎn)介定時(shí)器簡(jiǎn)介怎樣獲得定時(shí)器怎樣獲得定時(shí)器 u 外圍擴(kuò)展定時(shí)器 DS12887把時(shí)鐘芯片所需的晶振和外部鋰電池相關(guān)電路集于芯片內(nèi)部，可廣泛用于各種需要較高精度的

4、實(shí)時(shí)時(shí)鐘場(chǎng)合中。其主要功能如下： (1)內(nèi)含一個(gè)鋰電池，斷電情況運(yùn)行十年以上不丟失數(shù)據(jù)。 (2)計(jì)秒、分、時(shí)、天、星期、日、月、年，并有閏年補(bǔ)償功能。 (3)二進(jìn)制數(shù)碼或BCD碼表示時(shí)間、日歷和定鬧。 (4)12小時(shí)或24小時(shí)制，12小時(shí)時(shí)鐘模式帶有PWM和AM指導(dǎo)，有夏令時(shí)功能。 (5）MOTOROLA5和INATAEL總線時(shí)序選擇。 (6)有128個(gè)RAM單元與軟件音響器，其中14個(gè)作為字節(jié)時(shí)鐘和控制寄存器，114字節(jié)為通用RAM，所有ARAM單元數(shù)據(jù)都具有掉電保護(hù)功能。 (7)可編程方波信號(hào)輸出。 (8)中斷信號(hào)輸出(IRQ)可以產(chǎn)生500ms一次到每122s一次的中斷定時(shí)器簡(jiǎn)介定時(shí)器簡(jiǎn)

5、介定時(shí)器的主要性能參數(shù)定時(shí)器的主要性能參數(shù) u 位數(shù) u 加1或是減1u 時(shí)鐘u 重裝載周期中斷定時(shí)器簡(jiǎn)介（周期中斷定時(shí)器簡(jiǎn)介（PITPIT） 4路路24位定時(shí)器，位定時(shí)器，每路可以分別每路可以分別u 打開或關(guān)閉打開或關(guān)閉u 1224個(gè)總線個(gè)總線 周期定時(shí)周期定時(shí)u產(chǎn)生中斷信號(hào)產(chǎn)生中斷信號(hào)周期中斷定時(shí)器寄存器周期中斷定時(shí)器寄存器1、PIT控制寄存器及強(qiáng)制載入微定時(shí)器寄存器控制寄存器及強(qiáng)制載入微定時(shí)器寄存器 PITCFLMTPITE:PIT模塊使能位模塊使能位0 禁止禁止PIT 1 使能使能PITPITSWAIT:等待模式等待模式PIT停止控制位停止控制位 0 在等待模式下在等待模式下PIT正常

6、運(yùn)行正常運(yùn)行 1 在等待模式下在等待模式下PIT時(shí)鐘產(chǎn)生器停止時(shí)鐘產(chǎn)生器停止 PITFRZ:凍結(jié)模式凍結(jié)模式PIT計(jì)數(shù)器凍結(jié)控制位計(jì)數(shù)器凍結(jié)控制位 0 在凍結(jié)模式下在凍結(jié)模式下PIT正常運(yùn)行正常運(yùn)行 1 在凍結(jié)模式下在凍結(jié)模式下PIT計(jì)數(shù)器失去作用計(jì)數(shù)器失去作用PFLMT1.0:PIT強(qiáng)制載入微定時(shí)器模數(shù)值控制位強(qiáng)制載入微定時(shí)器模數(shù)值控制位1 相應(yīng)的相應(yīng)的8位微定時(shí)器模數(shù)值被載入位微定時(shí)器模數(shù)值被載入8位微定時(shí)器遞減計(jì)數(shù)器中位微定時(shí)器遞減計(jì)數(shù)器中0 強(qiáng)制載入無效強(qiáng)制載入無效地址：地址：$0340$0340周期中斷定時(shí)器寄存器周期中斷定時(shí)器寄存器2、PIT強(qiáng)制載入定時(shí)器寄存器強(qiáng)制載入定時(shí)器寄存器

7、 PITFLTPFLT3.0:PIT強(qiáng)制載入定時(shí)器模數(shù)值控制位強(qiáng)制載入定時(shí)器模數(shù)值控制位1 相應(yīng)的相應(yīng)的16位定時(shí)器模數(shù)值被載入位定時(shí)器模數(shù)值被載入16位定時(shí)器遞減計(jì)數(shù)器中位定時(shí)器遞減計(jì)數(shù)器中0 強(qiáng)制載入無效強(qiáng)制載入無效3、PIT通道使能寄存器通道使能寄存器 PITCEPCE3.0:PIT使能控制位。該寄存器使能使能控制位。該寄存器使能PIT四個(gè)通道，如果四個(gè)通道，如果PCE寫寫0，PIT通道將被禁止，通道將被禁止，PITTF中相應(yīng)的標(biāo)志位也將被清除；如果中相應(yīng)的標(biāo)志位也將被清除；如果PCE寫寫1，PIT通道使能，通道使能，16位定時(shí)器計(jì)數(shù)器被載入起始值并開始計(jì)數(shù)。位定時(shí)器計(jì)數(shù)器被載入起始值并

8、開始計(jì)數(shù)。 1 通道使能通道使能 0 通道禁止通道禁止地址：地址：$0341$0341地址：地址：$0342$0342周期中斷定時(shí)器寄存器周期中斷定時(shí)器寄存器4、PIT定時(shí)器復(fù)合寄存器定時(shí)器復(fù)合寄存器 PITMUXPMUX3.0:PTI定時(shí)器復(fù)合寄存器控制位。該寄存器控制定時(shí)器復(fù)合寄存器控制位。該寄存器控制16位定時(shí)器與位定時(shí)器與8位微定時(shí)器時(shí)基位微定時(shí)器時(shí)基0或者時(shí)基或者時(shí)基1連接復(fù)合。連接復(fù)合。 0 相應(yīng)相應(yīng)16位定時(shí)器與微時(shí)基位定時(shí)器與微時(shí)基0連接連接 1 相應(yīng)相應(yīng)16位定時(shí)器與微時(shí)基位定時(shí)器與微時(shí)基1連接連接5、PIT中斷使能寄存器中斷使能寄存器 PITINTE PINTE3.0:PI

9、T定時(shí)器溢出中斷使能控制位。定時(shí)器溢出中斷使能控制位。 0 PIT相應(yīng)通道溢出中斷禁止相應(yīng)通道溢出中斷禁止 1 PIT相應(yīng)通道溢出中斷使能相應(yīng)通道溢出中斷使能周期中斷定時(shí)器寄存器周期中斷定時(shí)器寄存器6、PIT溢出標(biāo)志寄存器溢出標(biāo)志寄存器PITTF PIF3.0:PIT通道溢出標(biāo)志位。當(dāng)通道溢出標(biāo)志位。當(dāng)16位定時(shí)器計(jì)數(shù)器和相復(fù)合的位定時(shí)器計(jì)數(shù)器和相復(fù)合的8位微定時(shí)器計(jì)數(shù)器遞減到位微定時(shí)器計(jì)數(shù)器遞減到0后，后，相應(yīng)位的標(biāo)志位被置位。寫相應(yīng)位的標(biāo)志位被置位。寫1后清除標(biāo)志位，寫后清除標(biāo)志位，寫0無效。無效。 0 PIT相應(yīng)通道沒有發(fā)生溢出中斷相應(yīng)通道沒有發(fā)生溢出中斷 1 PIT相應(yīng)通道發(fā)生了溢出中

10、斷相應(yīng)通道發(fā)生了溢出中斷7、PIT微定時(shí)器裝載寄存器微定時(shí)器裝載寄存器 PITMTLD0/PITMTLD1周期中斷定時(shí)器寄存器周期中斷定時(shí)器寄存器8、PIT定時(shí)器裝載寄存器定時(shí)器裝載寄存器 PITLD0/PITLD1/PITLD2/PITLD3PLD15.0:同上原理。周期中斷定時(shí)器寄存器周期中斷定時(shí)器寄存器9、PIT通道計(jì)數(shù)器通道計(jì)數(shù)器 PITCNT0.4PCNT15.0:該寄存器存放16位遞減計(jì)數(shù)器值。PITPIT模塊編程范例模塊編程范例void initIOBoutput(void)/IO口初始化，B口為輸出 DDRB=0XFF; PORTB=0XFF;void initPIT(void

11、)/定時(shí)中斷初始化函數(shù) 50MS定時(shí)中斷設(shè)置 PITCFLMT_PITE=0; /定時(shí)中斷通道0關(guān) PIT使能端 PITCE_PCE0=1;/定時(shí)器通道0使能 PITMTLD0=240-1;/8位定時(shí)器初值設(shè)定。240分頻，在24MHzBusClock下，為0.1MHz即10us. PITLD0=PITTIME-1;/16位定時(shí)器初值設(shè)定。PITTIME*0.01MS PITINTE_PINTE0=1;/定時(shí)器中斷通道0中斷使能 PITCFLMT_PITE=1;/定時(shí)器通道0使能 初始化模塊PITPIT模塊編程范例模塊編程范例中斷服務(wù)子程序void interrupt 66 PIT0(void

12、) vTmpPIT+; if(vTmpPIT=10) PORTB=PORTB;/輸出取反 vTmpPIT=0; PITTF_PTF0=1;/清中斷標(biāo)志位void main(void) pllclk(); initIOBoutput(); initPIT(); EnableInterrupts; for(;) /* wait forever */ 主程序 時(shí)鐘產(chǎn)生器模塊時(shí)鐘產(chǎn)生器模塊 寄存器寄存器鎖相環(huán)模塊 u利用鎖相環(huán)可以提高總線頻率若晶振為若晶振為4M不使用鎖相環(huán)：總線頻率為不使用鎖相環(huán)：總線頻率為2M使用鎖相環(huán)：總線頻率可為使用鎖相環(huán)：總線頻率可為40MHzu可通過以下鎖相環(huán)模塊的寄存器設(shè)

13、置提高總線頻率鎖相環(huán)控制寄存器（鎖相環(huán)控制寄存器（PLLCTL）時(shí)鐘合成寄存器（時(shí)鐘合成寄存器（SYNR）時(shí)鐘分頻寄存器（時(shí)鐘分頻寄存器（REFDV）時(shí)鐘產(chǎn)生模塊的標(biāo)志寄存器（時(shí)鐘產(chǎn)生模塊的標(biāo)志寄存器（CRGFLG）時(shí)鐘選擇寄存器（時(shí)鐘選擇寄存器（CLKSEL） 預(yù)分頻寄存器（預(yù)分頻寄存器（POSTDIV） 時(shí)鐘產(chǎn)生器模塊時(shí)鐘產(chǎn)生器模塊 寄存器寄存器1、時(shí)鐘分頻寄存器、時(shí)鐘分頻寄存器REFDVREFFRQ1.0 :與參考時(shí)鐘有關(guān)與參考時(shí)鐘有關(guān)00 1-2M 01 2-6M 10 6-12M 11 12M以上以上 REFDIV5.0 :分頻因子，有效值為分頻因子，有效值為063。地址：地址：$3

14、5$352、時(shí)鐘合成寄存器、時(shí)鐘合成寄存器SYNRVCOFRQ1.0:與壓控振動(dòng)器有關(guān)00 VCO頻率 32-48M 01 VCO頻率 48-80M 10 VCO頻率 80-120M 11 VCO頻率 120M以上 SYNDIV5.0:鎖相環(huán)時(shí)鐘倍頻數(shù)，有效值為063。地址：地址：$34$34 時(shí)鐘產(chǎn)生器模塊時(shí)鐘產(chǎn)生器模塊 寄存器寄存器3、鎖相環(huán)、鎖相環(huán)控制寄存器（控制寄存器（PLLCTL）CME: 時(shí)鐘監(jiān)控允許位時(shí)鐘監(jiān)控允許位1 允許允許0 禁止禁止PLLON: 鎖相環(huán)電路允許位鎖相環(huán)電路允許位 1 允許允許 0 禁止禁止地址：地址：$3A$3A4、時(shí)鐘產(chǎn)生模塊的標(biāo)志寄存器、時(shí)鐘產(chǎn)生模塊的標(biāo)

15、志寄存器 CRGFLGLOCK :鎖相環(huán)鎖定標(biāo)志，從外部晶振頻率時(shí)鐘切換到鎖相環(huán)鎖定標(biāo)志，從外部晶振頻率時(shí)鐘切換到VCO時(shí)鐘時(shí)需要查看該標(biāo)志是否由時(shí)鐘時(shí)需要查看該標(biāo)志是否由0變?yōu)樽優(yōu)?。1 時(shí)鐘頻率已穩(wěn)定，鎖相環(huán)頻率已鎖定時(shí)鐘頻率已穩(wěn)定，鎖相環(huán)頻率已鎖定 0 時(shí)鐘頻率未穩(wěn)定，鎖相環(huán)頻率未鎖定時(shí)鐘頻率未穩(wěn)定，鎖相環(huán)頻率未鎖定 地址：地址：$37$37 時(shí)鐘產(chǎn)生器模塊時(shí)鐘產(chǎn)生器模塊 寄存器寄存器5、時(shí)鐘選擇寄存器（、時(shí)鐘選擇寄存器（CLKSEL）PLLSEL:選定鎖相環(huán)位選定鎖相環(huán)位1 Bus ClockPLLCLK/20 Bus ClockOSCCLK/2地址：地址：$39$396、預(yù)分頻寄存器、預(yù)分頻寄存器POSTDIVPOSTDIV4.0 :預(yù)分頻因子。預(yù)分頻因子。POSTDIV 為默認(rèn)時(shí)（后四位全為默認(rèn)時(shí)（后四位全0），），fvoc =fpll。地址：地址：$ $ 時(shí)鐘產(chǎn)生器模塊時(shí)鐘產(chǎn)生器模塊 寄存器寄存器 REFDV=0X07; /設(shè)置分頻系數(shù) SYNR=0X53 ; /設(shè)置倍頻參數(shù) while(CRGFLG-LOCK!=1);/等待穩(wěn)定 POSTDIV=0;/預(yù)分頻系數(shù)默認(rèn)fpll=fvoc CLKSEL=0 x80; /選擇PLL作為時(shí)鐘/若晶振為16M,則PLLCLK=2*16*（19+1）/（7+1）=80MHz,則總線頻率是4