電子技術(shù)基礎(chǔ)數(shù)字部分課件第四章

1、4 組合邏輯電路組合邏輯電路4.1組合邏輯電路的分析組合邏輯電路的分析4.2組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)4.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)4.4常用組合邏輯集成電路常用組合邏輯集成電路組合邏輯電路的一般框圖組合邏輯電路的一般框圖Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征工作特征: :組合邏輯電路工作特點(diǎn)組合邏輯電路工作特點(diǎn): :在任何時(shí)刻，電路的輸出狀態(tài)只取在任何時(shí)刻，電路的輸出狀態(tài)只取決于同一時(shí)刻的輸入狀態(tài)而與電路原來(lái)的狀態(tài)無(wú)關(guān)。決于同一時(shí)刻的輸入狀態(tài)而與電路原來(lái)的狀態(tài)無(wú)關(guān)。 概述概述 關(guān)于組合邏輯電路關(guān)于組合邏輯電路結(jié)

2、構(gòu)特征結(jié)構(gòu)特征:1、輸出、輸入之間沒(méi)有反饋延遲通路、輸出、輸入之間沒(méi)有反饋延遲通路2、不含記憶單元、不含記憶單元 =11 L1 B C A Z =1 L2 A1 A2 An L1 L2 Lm 組組合合邏邏輯輯電電路路 二二. 組合邏輯電路的分析步驟：組合邏輯電路的分析步驟： 4.1 組合邏輯電路分析組合邏輯電路分析1、 由邏輯圖寫(xiě)出各輸出端的邏輯表達(dá)式；由邏輯圖寫(xiě)出各輸出端的邏輯表達(dá)式；2、 化簡(jiǎn)和變換邏輯表達(dá)式；化簡(jiǎn)和變換邏輯表達(dá)式；3、 列出真值表；列出真值表；4、 根據(jù)真值表或邏輯表達(dá)式，經(jīng)分析最后確定其功能。根據(jù)真值表或邏輯表達(dá)式，經(jīng)分析最后確定其功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路

3、的的邏輯功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路的的邏輯功能。一一. 組合邏輯電路分析組合邏輯電路分析 三、組合邏輯電路的分析舉例三、組合邏輯電路的分析舉例 例例1 分析如圖所示邏輯電路的功能。分析如圖所示邏輯電路的功能。 = 1 = 1 L B C A Z LZC1.根據(jù)邏輯圖寫(xiě)出輸出函數(shù)的邏輯表達(dá)式根據(jù)邏輯圖寫(xiě)出輸出函數(shù)的邏輯表達(dá)式2. 列寫(xiě)真值表。列寫(xiě)真值表。 )(CBAL 10010110111011101001110010100000CBABAZ 001111003. 確定邏輯功能：確定邏輯功能： 解：解：()ABCABC輸入變量的取值中有奇數(shù)輸入變量的取值中有奇數(shù)個(gè)個(gè)1時(shí)，時(shí)，L為為

4、1，否則，否則L為為0,電路具有為奇校驗(yàn)功能。電路具有為奇校驗(yàn)功能。如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？BCACABF例例2 試分析下圖所示組合邏輯電路的邏輯功能。試分析下圖所示組合邏輯電路的邏輯功能。解：解：1 1、根據(jù)邏輯電路寫(xiě)出、根據(jù)邏輯電路寫(xiě)出 輸出端輸出端F F的邏輯表達(dá)的邏輯表達(dá) 式式: : 可變換為可變換為: : F = AB+AC+BC3 3、列出真值表、列出真值表F4、確定電路的邏輯功能確定電路的邏輯功能 由真值表可知，三個(gè)變量輸由真值表可知，三個(gè)變量輸入入，只有兩個(gè)及兩個(gè)，只有兩個(gè)及兩個(gè)以上變量取值為以上變量取值為1 1時(shí)，輸出才為時(shí)，輸出才為1

5、 1?？梢?jiàn)電路可實(shí)現(xiàn)可見(jiàn)電路可實(shí)現(xiàn)多數(shù)表決多數(shù)表決邏輯功邏輯功能。能。例例3 試分析下圖所示組合邏輯電路的邏輯功能。試分析下圖所示組合邏輯電路的邏輯功能。F1F2F3解：為了方便寫(xiě)表達(dá)式，在圖中標(biāo)注中間變量，比如解：為了方便寫(xiě)表達(dá)式，在圖中標(biāo)注中間變量，比如F F1 1、F F2 2 和和F F3 3。SBABABABABAABBABAABBABABFAFFF)(1132ABABFC1該電路實(shí)現(xiàn)兩個(gè)一位二該電路實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的功能。進(jìn)制數(shù)相加的功能。S S是它們是它們的和，的和，C C是向高位的進(jìn)位。由是向高位的進(jìn)位。由于這一加法器電路沒(méi)有考慮低于這一加法器電路沒(méi)有考慮低位的進(jìn)位，所

6、以稱(chēng)該電路為半位的進(jìn)位，所以稱(chēng)該電路為半加器。根據(jù)加器。根據(jù)S S和和C C的表達(dá)式，將的表達(dá)式，將原電路圖改畫(huà)成左圖所示的邏原電路圖改畫(huà)成左圖所示的邏輯圖。輯圖。1 1、邏輯抽象：根據(jù)實(shí)際邏輯問(wèn)題的因果關(guān)系確定輸入、邏輯抽象：根據(jù)實(shí)際邏輯問(wèn)題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；輸出變量，并定義邏輯狀態(tài)的含義；2、根據(jù)邏輯描述列出真值表；根據(jù)邏輯描述列出真值表；3、由真值表寫(xiě)出邏輯表達(dá)式由真值表寫(xiě)出邏輯表達(dá)式; ;5、 畫(huà)出邏輯圖。畫(huà)出邏輯圖。4、根據(jù)器件的類(lèi)型根據(jù)器件的類(lèi)型, ,簡(jiǎn)化和變換邏輯表達(dá)式簡(jiǎn)化和變換邏輯表達(dá)式二、組合邏輯電路的設(shè)計(jì)步驟二、組合邏輯電路的設(shè)計(jì)步驟 一、

7、組合邏輯電路的設(shè)計(jì)：根據(jù)實(shí)際邏輯問(wèn)題，設(shè)計(jì)出所要求一、組合邏輯電路的設(shè)計(jì)：根據(jù)實(shí)際邏輯問(wèn)題，設(shè)計(jì)出所要求邏輯功能的最簡(jiǎn)單邏輯電路。邏輯功能的最簡(jiǎn)單邏輯電路。4.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)例例1 1 某火車(chē)站有某火車(chē)站有特快特快、直快直快和和慢車(chē)慢車(chē)三種類(lèi)型的客運(yùn)列車(chē)進(jìn)出，三種類(lèi)型的客運(yùn)列車(chē)進(jìn)出，試用兩輸入與非門(mén)和反相器設(shè)計(jì)一個(gè)指示列車(chē)等待進(jìn)站的邏試用兩輸入與非門(mén)和反相器設(shè)計(jì)一個(gè)指示列車(chē)等待進(jìn)站的邏輯電路，輯電路，3 3個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車(chē)個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車(chē)。列車(chē)的優(yōu)先級(jí)別依次為特快、直快和慢車(chē)，要求當(dāng)特快列車(chē)列車(chē)的優(yōu)先級(jí)別依次為特

8、快、直快和慢車(chē)，要求當(dāng)特快列車(chē)請(qǐng)求進(jìn)站時(shí)，無(wú)論其它兩種列車(chē)是否請(qǐng)求進(jìn)站，一號(hào)燈亮。請(qǐng)求進(jìn)站時(shí)，無(wú)論其它兩種列車(chē)是否請(qǐng)求進(jìn)站，一號(hào)燈亮。當(dāng)特快沒(méi)有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車(chē)是否請(qǐng)求，二當(dāng)特快沒(méi)有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車(chē)是否請(qǐng)求，二號(hào)燈亮。當(dāng)特快和直快均沒(méi)有請(qǐng)求，而慢車(chē)有請(qǐng)求時(shí)，三號(hào)號(hào)燈亮。當(dāng)特快和直快均沒(méi)有請(qǐng)求，而慢車(chē)有請(qǐng)求時(shí)，三號(hào)燈亮。燈亮。解：解：1、 邏輯抽象邏輯抽象。輸入信號(hào)輸入信號(hào): I0、I1、I2分別為特快、直快和慢車(chē)的進(jìn)站請(qǐng)求信號(hào)分別為特快、直快和慢車(chē)的進(jìn)站請(qǐng)求信號(hào)且有進(jìn)站請(qǐng)求時(shí)為且有進(jìn)站請(qǐng)求時(shí)為1，沒(méi)有請(qǐng)求時(shí)為，沒(méi)有請(qǐng)求時(shí)為0。輸出信號(hào)輸出信號(hào): L0、L1、L2分別

9、為分別為3個(gè)指示燈的狀態(tài)，個(gè)指示燈的狀態(tài)，且燈亮為且燈亮為1，燈滅為，燈滅為0。輸輸 入入輸輸 出出I0I1I2L0L1L2000000110001010001001根據(jù)題意列出真值表根據(jù)題意列出真值表(2) 寫(xiě)出各輸出邏輯表達(dá)式。寫(xiě)出各輸出邏輯表達(dá)式。101IIL 2102IIIL L0 = I0輸輸 入入輸輸 出出I0I1I2L0L1L2000000110001010001001真值表真值表2、 根據(jù)真值表寫(xiě)出各輸出邏輯表達(dá)式。根據(jù)真值表寫(xiě)出各輸出邏輯表達(dá)式。101IIL 2102IIIL L0 = I000IL 101IIL 2102IIIL 3、 根據(jù)要求將上式變換為與非形式根據(jù)要求將

10、上式變換為與非形式 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 4、 根據(jù)輸出邏輯表達(dá)式畫(huà)出邏輯圖。根據(jù)輸出邏輯表達(dá)式畫(huà)出邏輯圖。00IL 101IIL 2102IIIL 例例2 試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二進(jìn)位格雷碼轉(zhuǎn)換為自然二進(jìn)制碼。可以采用任何邏輯門(mén)電路來(lái)實(shí)現(xiàn)。制碼?？梢圆捎萌魏芜壿嬮T(mén)電路來(lái)實(shí)現(xiàn)。 格格 雷雷 碼碼 格雷碼是一種無(wú)權(quán)碼。格雷碼是一種無(wú)權(quán)碼。二進(jìn)制碼二進(jìn)制碼b3b2b1b0格雷碼格雷碼G3G2G1G00000000100100011010001010110011110001001101

11、0101111001101111011110000000100110010011001110101010011001101111111101010101110011000 編碼特點(diǎn)是：任何兩個(gè)相鄰代碼編碼特點(diǎn)是：任何兩個(gè)相鄰代碼之間僅有一位不同。之間僅有一位不同。 該特點(diǎn)常用于模擬量的轉(zhuǎn)換。當(dāng)該特點(diǎn)常用于模擬量的轉(zhuǎn)換。當(dāng)模擬量發(fā)生微小變化，格雷碼僅僅模擬量發(fā)生微小變化，格雷碼僅僅改變一位，這與其它碼同時(shí)改變改變一位，這與其它碼同時(shí)改變2位或更多的情況相比，更加可靠位或更多的情況相比，更加可靠,且且容易檢錯(cuò)。容易檢錯(cuò)。例例2 試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二

12、進(jìn)位格雷碼轉(zhuǎn)換為自然二進(jìn)制碼?？梢圆捎萌魏芜壿嬮T(mén)電路來(lái)實(shí)現(xiàn)。制碼。可以采用任何邏輯門(mén)電路來(lái)實(shí)現(xiàn)。解：解：(1) 明確邏輯功能，列出真值表。明確邏輯功能，列出真值表。設(shè)輸入變量為設(shè)輸入變量為G3、G2、G1、G0為格雷碼，為格雷碼，當(dāng)輸入格雷碼按照從當(dāng)輸入格雷碼按照從0到到15遞增排序時(shí)，遞增排序時(shí)，可列出邏輯電路真值表可列出邏輯電路真值表輸出變量輸出變量B3、B2、B1和和B0為自然二進(jìn)制碼。為自然二進(jìn)制碼。0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0

13、 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0輸輸 出出輸輸 入入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0輸輸 出出輸輸 入入邏輯電路真值表邏輯電路真值表 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3

14、G1 (2) 畫(huà)出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。畫(huà)出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。33GB 2B 2G3G2G3G 3G2G 2G3G1B 1G 2G3G1G2G3G1G 2G3G1G(2G3G) ) 2G3G1G 2G3(G) ) 2G3G1G 3G2G 1G0B 3G2G 1G 0G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 G0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 (3) 根據(jù)邏輯表達(dá)式，畫(huà)出邏輯圖根據(jù)邏輯表達(dá)式，畫(huà)出邏輯圖 =1 B0 B1 B2 B3 G0 G1 G2 G3

15、 =1 =1 0B 3G2G 1G 0G1B 3G2G 1G2B 3G2G33GB 例例3 3 一火災(zāi)報(bào)警系統(tǒng)，設(shè)有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感煙感、溫感和紫外光感三種類(lèi)三種類(lèi)型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上類(lèi)型的探測(cè)器發(fā)出火災(zāi)檢測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)兩種以上類(lèi)型的探測(cè)器發(fā)出火災(zāi)檢測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)產(chǎn)產(chǎn)生報(bào)警控制信號(hào)。生報(bào)警控制信號(hào)。設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號(hào)的電路。設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號(hào)的電路。解：解：(1)(1)分析設(shè)計(jì)要求，設(shè)輸入輸出變量并邏輯賦值；分析設(shè)計(jì)要求，設(shè)輸入輸出變量并邏輯賦值； 輸入變量：煙感

16、輸入變量：煙感A A 、溫感、溫感B B，紫外線(xiàn)光感，紫外線(xiàn)光感C C； 輸出變量：報(bào)警控制信號(hào)輸出變量：報(bào)警控制信號(hào)Y Y。 邏輯賦值：用邏輯賦值：用1 1表示肯定，用表示肯定，用0 0表示否定。表示否定。 (2) (2)列真值表列真值表 (3) (3) 由真值表寫(xiě)邏輯表達(dá)式，并化簡(jiǎn)；由真值表寫(xiě)邏輯表達(dá)式，并化簡(jiǎn)； 化簡(jiǎn)得最簡(jiǎn)式：化簡(jiǎn)得最簡(jiǎn)式：(4) (4) 畫(huà)邏輯電路圖畫(huà)邏輯電路圖( (略略) )；11114.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)4.3.1 產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因因4.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法消去競(jìng)爭(zhēng)冒險(xiǎn)的方法4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒

17、險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)不考慮門(mén)的延時(shí)時(shí)間不考慮門(mén)的延時(shí)時(shí)間考慮門(mén)的延時(shí)時(shí)間考慮門(mén)的延時(shí)時(shí)間, ,當(dāng)當(dāng)A=0 B=11 BAL0 AAL4.3.1 產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因 C C AC CB L 競(jìng)爭(zhēng)競(jìng)爭(zhēng):當(dāng)一個(gè)邏輯門(mén)的兩個(gè)輸入端的信號(hào)同時(shí)向相反方向變化，當(dāng)一個(gè)邏輯門(mén)的兩個(gè)輸入端的信號(hào)同時(shí)向相反方向變化，而變化的時(shí)間有差異的現(xiàn)象。而變化的時(shí)間有差異的現(xiàn)象。冒險(xiǎn)冒險(xiǎn):由競(jìng)爭(zhēng)而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。由競(jìng)爭(zhēng)而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。4.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法消去競(jìng)爭(zhēng)冒險(xiǎn)的方法1. 1. 發(fā)現(xiàn)并消除互補(bǔ)相乘項(xiàng)發(fā)現(xiàn)并消除互補(bǔ)相乘項(xiàng) A B C 1 & L B =

18、 C = 0時(shí)時(shí)為消掉為消掉AA，變換邏輯函數(shù)式為，變換邏輯函數(shù)式為 )(CABAL 可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)?？赡艹霈F(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。AAF BCBAACF 2. 增加乘積項(xiàng)增加乘積項(xiàng), ,避免互補(bǔ)項(xiàng)相加避免互補(bǔ)項(xiàng)相加 A AC CB C B 1 & & 1 L ， 當(dāng)當(dāng)A=B=1時(shí)，根據(jù)邏輯表達(dá)式有時(shí)，根據(jù)邏輯表達(dá)式有CBACL當(dāng)當(dāng)A=B=1時(shí)時(shí)CBACL1 CCLCBACL ABCCLAB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 3. 輸出端并聯(lián)電容器輸出端并聯(lián)電容器 如果邏輯電路在較慢速度下工作，為了消去競(jìng)爭(zhēng)冒險(xiǎn)，如果邏輯電路在較慢速度下工作，

19、為了消去競(jìng)爭(zhēng)冒險(xiǎn)，可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對(duì)于很窄的負(fù)跳變脈沖起到平波的作沿變化比較緩慢，可對(duì)于很窄的負(fù)跳變脈沖起到平波的作用。用。420pF 4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路4.4.1 編碼器編碼器4.4.2 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器4.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器4.4.4 數(shù)值比較器數(shù)值比較器4.4.5 算術(shù)運(yùn)算電路算術(shù)運(yùn)算電路1) 編碼器編碼器 (Encoder)的概念與分類(lèi)的概念與分類(lèi)編碼：賦予二進(jìn)制代碼特定含義的過(guò)程稱(chēng)為編碼。編碼：賦予二進(jìn)制代碼特定含

20、義的過(guò)程稱(chēng)為編碼。如：如：8421BCD碼中，用碼中，用1000表示數(shù)字表示數(shù)字8如：如：ASCII碼中，用碼中，用1000001表示字母表示字母A等等編碼器：具有編碼功能的邏輯電路。編碼器：具有編碼功能的邏輯電路。4.4.1 編碼器編碼器4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。數(shù)字電路只能以二進(jìn)制信號(hào)工作。用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過(guò)程，稱(chēng)為編碼。實(shí)現(xiàn)編碼的邏輯電路，稱(chēng)為編碼器。編碼器譯碼器能將每一個(gè)編碼輸入信號(hào)變換為不同的二進(jìn)制的代碼輸出。能將每一個(gè)編碼輸入信號(hào)變換為不同的二進(jìn)制的代碼輸出。 如如8線(xiàn)線(xiàn)-3線(xiàn)

21、編碼器：將線(xiàn)編碼器：將8個(gè)輸入的信號(hào)分別編成個(gè)輸入的信號(hào)分別編成 8個(gè)個(gè)3位位 二進(jìn)制數(shù)碼二進(jìn)制數(shù)碼輸出。輸出。如如BCD編碼器：將編碼器：將10個(gè)編碼輸入信號(hào)分別編成個(gè)編碼輸入信號(hào)分別編成10個(gè)個(gè)4 位碼輸出。位碼輸出。編碼器的邏輯功能編碼器的邏輯功能：編碼器的分類(lèi)：編碼器的分類(lèi)：普通編碼器和優(yōu)先編碼器。普通編碼器和優(yōu)先編碼器。普通編碼器：任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，普通編碼器：任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)， 否則輸出就會(huì)發(fā)生混亂。否則輸出就會(huì)發(fā)生混亂。優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng) 同時(shí)輸入幾個(gè)有效編碼信號(hào)

22、時(shí)，優(yōu)先編碼器同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器 能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán) 最高的一個(gè)進(jìn)行編碼。最高的一個(gè)進(jìn)行編碼。二進(jìn)制編碼器的結(jié)構(gòu)框圖二進(jìn)制編碼器的結(jié)構(gòu)框圖普通二進(jìn)制編碼器普通二進(jìn)制編碼器1、編碼器的工作原理、編碼器的工作原理 I0 I1 Yn-1 Y0 Y1 1n2 - -I二進(jìn)制二進(jìn)制 編碼器編碼器 2n個(gè)個(gè) 輸入輸入 n位二進(jìn)位二進(jìn)制碼輸出制碼輸出 4線(xiàn)線(xiàn)2線(xiàn)普通二進(jìn)制編碼器線(xiàn)普通二進(jìn)制編碼器 1000010000100001Y0Y1I3I2I1I0 （2）邏輯功能表）邏輯功能表編碼器的輸入為高電平有效。編碼器的輸入為高電平有效

23、。 Y1 Y0 I0 I1 I2 I3 （a）邏輯框圖）邏輯框圖4輸輸入入二進(jìn)制碼輸二進(jìn)制碼輸出出11011000321032100321032101IIIIIIIIYIIIIIIIIY (1) 普通二進(jìn)制編碼器普通二進(jìn)制編碼器 (設(shè)計(jì)設(shè)計(jì))321032100321032101IIIIIIIIYIIIIIIIIY I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 以一個(gè)三位二進(jìn)制普通編碼器為例：以一個(gè)三位二進(jìn)制普通編碼器為例：輸入：八個(gè)信號(hào)（對(duì)象）輸入：八個(gè)信號(hào)（對(duì)象）I I0 0I I7 7 （二值量）（二值量）八個(gè)病床呼叫請(qǐng)求八個(gè)病

24、床呼叫請(qǐng)求輸出：三位二進(jìn)制代碼輸出：三位二進(jìn)制代碼Y Y2 2 Y Y1 1 Y Y0 0稱(chēng)八線(xiàn)稱(chēng)八線(xiàn)三線(xiàn)編碼器三線(xiàn)編碼器對(duì)病床編碼對(duì)病床編碼 I I0 0 I I1 1 I I2 2 I I3 3 I I4 4 I I5 5 I I6 6 I I7 7Y Y2 2Y Y1 1Y Y0 0編碼器輸入輸出的對(duì)應(yīng)關(guān)系編碼器輸入輸出的對(duì)應(yīng)關(guān)系任何時(shí)刻只允許輸入任何時(shí)刻只允許輸入一個(gè)編碼請(qǐng)求一個(gè)編碼請(qǐng)求當(dāng)所有的輸入都為當(dāng)所有的輸入都為1時(shí)，時(shí)，Y1Y0 = ？Y1Y0 = 00無(wú)法輸出有效編碼。無(wú)法輸出有效編碼。結(jié)論：普通編碼器不能同時(shí)輸入兩個(gè)已上的有效編碼信號(hào)結(jié)論：普通編碼器不能同時(shí)輸入兩個(gè)已上的有

25、效編碼信號(hào) I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0時(shí)，時(shí)，Y1Y0 = ？Y1Y0 = 00普通編碼器存在的問(wèn)題：普通編碼器存在的問(wèn)題： (2) 優(yōu)先編碼器優(yōu)先編碼器 優(yōu)先編碼器的提出：優(yōu)先編碼器的提出： 實(shí)際應(yīng)用中，經(jīng)常有兩實(shí)際應(yīng)用中，經(jīng)常有兩個(gè)或更多輸入編碼信號(hào)個(gè)或更多輸入編碼信號(hào)同時(shí)有效。同時(shí)有效。 必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次 序，即優(yōu)先級(jí)別。序，即優(yōu)先級(jí)別。 識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編

26、碼的邏識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼的邏輯部件稱(chēng)為優(yōu)先編碼器。輯部件稱(chēng)為優(yōu)先編碼器。優(yōu)先編碼器線(xiàn)優(yōu)先編碼器線(xiàn)(42 線(xiàn)優(yōu)先編碼器線(xiàn)優(yōu)先編碼器)（設(shè)計(jì)）（設(shè)計(jì)）（1）列出功能表）列出功能表輸輸 入入輸輸 出出I0I1I2I3Y1Y0100000100011010111高高低低（2）寫(xiě)出邏輯表達(dá)式）寫(xiě)出邏輯表達(dá)式（3）畫(huà)出邏輯電路（略）畫(huà)出邏輯電路（略）輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3輸入為編碼信號(hào)輸入為編碼信號(hào)I3 I0 輸出為輸出為Y1 Y03321IIIY+=332

27、10IIIIY+= 鍵盤(pán)輸入鍵盤(pán)輸入8421BCD碼編碼器（分析）碼編碼器（分析） 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 代碼輸出代碼輸出 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S

28、9 VCC 1k10 & & & & 1 & GS D C B A S3 編碼輸入編碼輸入 使能標(biāo)志使能標(biāo)志 輸輸 入入輸輸 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 該編碼器為輸入低電平有效

29、該編碼器為輸入低電平有效2. 鍵盤(pán)輸入鍵盤(pán)輸入8421BCD碼編碼器碼編碼器功能表功能表 優(yōu)先編碼器優(yōu)先編碼器CD4532的示意框圖、引腳圖的示意框圖、引腳圖2、集成電路編碼器、集成電路編碼器 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 8 8個(gè)輸入，個(gè)輸入，3 3個(gè)輸出，個(gè)輸出，均為高電平有效；均為高電平有效； 輸入優(yōu)先級(jí)次序?yàn)檩斎雰?yōu)先級(jí)次序?yàn)镮 I7 7，I I

30、6 6，I I0 0； E EI I、E EO O為使能輸入為使能輸入和使能輸出，便于和使能輸出，便于芯片擴(kuò)展；芯片擴(kuò)展； GSGS為優(yōu)先標(biāo)志。為優(yōu)先標(biāo)志。CD4532電路圖電路圖 優(yōu)先編碼器優(yōu)先編碼器CD4532功能表功能表輸輸 入入輸輸 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL為什么要設(shè)計(jì)為什么要設(shè)計(jì)GS、EO輸出信號(hào)？輸出信號(hào)？。 CD4532(II) I0 I1

31、 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 00 0 0 0 0 0無(wú)編碼輸出無(wú)編碼輸出0用二片用二片CD4532CD4532構(gòu)成構(gòu)成1616線(xiàn)線(xiàn)-4-4線(xiàn)優(yōu)先編碼器線(xiàn)優(yōu)先編碼器, ,其邏輯圖如下圖所示，其邏輯圖如下圖所示，試分析其工作原理。試分析

32、其工作原理。 0000000 00。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 110 0 0 00若無(wú)有效電平輸入若無(wú)有效電平輸入0 1 1 1那塊芯片的優(yōu)先級(jí)高？那塊芯片的優(yōu)先級(jí)高？1 若有效電平輸入若

33、有效電平輸入00 001。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 0若有效電平輸入若有效電平輸入 1 1 1 1000 001譯碼器的分類(lèi)：譯碼器的分類(lèi)： 譯碼譯碼：譯碼是編碼的逆過(guò)程

34、，它能將二進(jìn)制碼翻譯成代表某譯碼是編碼的逆過(guò)程，它能將二進(jìn)制碼翻譯成代表某一特定含義的信號(hào)一特定含義的信號(hào).(.(即電路的某種狀態(tài)即電路的某種狀態(tài)) )1 1 譯碼器的概念與分類(lèi)譯碼器的概念與分類(lèi)譯碼器譯碼器：具有譯碼功能的邏輯電路稱(chēng)為譯碼器具有譯碼功能的邏輯電路稱(chēng)為譯碼器。唯一地址譯碼器唯一地址譯碼器代碼變換器代碼變換器將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效信號(hào)。信號(hào)。 將一種代碼轉(zhuǎn)換成另一種代碼。將一種代碼轉(zhuǎn)換成另一種代碼。 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二十進(jìn)制譯碼器十進(jìn)制譯碼器顯示譯碼器顯示譯碼器常見(jiàn)的唯一地址譯碼器：常見(jiàn)的唯一地址譯碼器： 4.4.2

35、譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器（1.） 二進(jìn)制譯碼器二進(jìn)制譯碼器 x0 x1 xn-1 y0 y1 21ny- EI 使能輸入使能輸入 二進(jìn)制二進(jìn)制譯碼器譯碼器 n 個(gè)輸個(gè)輸入端入端使能輸使能輸入端入端2n個(gè)輸個(gè)輸出端出端設(shè)輸入端的個(gè)數(shù)為設(shè)輸入端的個(gè)數(shù)為n，輸出端的個(gè)數(shù)為，輸出端的個(gè)數(shù)為M則有則有 M=2n2、 集成電路譯碼器集成電路譯碼器(a) 74HC139集成譯碼器集成譯碼器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 2 2線(xiàn)線(xiàn) - 4- 4線(xiàn)譯碼器的邏輯電路線(xiàn)譯碼器的邏輯電路( (分析）分析） 011111010110

36、101101100111000011111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表2 2線(xiàn)線(xiàn) - 4- 4線(xiàn)譯碼器的邏輯電路線(xiàn)譯碼器的邏輯電路( (分析）分析） 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y 011111010110101101100111000011111Y3Y2Y1Y0A0A1E輸出輸出輸輸 入入功能表功能表010AAEY 011AAEY 012AAEY 013AAEY 邏輯符號(hào)說(shuō)明邏輯符號(hào)說(shuō)明 邏輯符號(hào)框外部的邏輯符號(hào)框外部的符號(hào)，符號(hào)，表示外部輸入或輸出信號(hào)表示外部輸入或輸出信號(hào)名稱(chēng)，名稱(chēng)，字母上面的

37、字母上面的“”號(hào)說(shuō)明該輸號(hào)說(shuō)明該輸入或輸出是低電平有效。入或輸出是低電平有效。 符號(hào)框內(nèi)部的輸入、輸出符號(hào)框內(nèi)部的輸入、輸出變量表示其內(nèi)部的邏輯關(guān)系。變量表示其內(nèi)部的邏輯關(guān)系。 E1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 (b) 74HC138(74LS138)集成譯碼器集成譯碼器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引腳圖引腳圖邏輯圖邏輯圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2

38、 E1 A0 A1 A2 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & E74HC138集成譯碼器集成譯碼器譯碼輸入端譯碼輸入端1) 1) 74LS13874LS138的邏輯功能的邏輯功能輸出端輸出端輸出端低電平有效輸出端低電平有效內(nèi)部電路圖 E E為控制端（又稱(chēng)使為控制端（又稱(chēng)使能端）能端） E=0 E=0 譯碼工

39、作譯碼工作 E=1 E=1 禁止譯碼，禁止譯碼， 輸出全輸出全1 1 74HC138集成譯碼器功能表集成譯碼器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸輸 出出輸輸 入入A1A02E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHH

40、HLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3輸輸 出出輸輸 入入A1A00120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY 禁止譯碼譯碼工作譯中為低電平 以以A2 A1 A0的順序的順序， 對(duì)最小項(xiàng)編號(hào)時(shí)對(duì)最小項(xiàng)編號(hào)時(shí)，Y的下標(biāo)與的下標(biāo)與m的下標(biāo)一致的下標(biāo)一致.1 3E當(dāng)當(dāng)02 E時(shí)時(shí)0 1E A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4

41、 Y3 1)1)已知下圖所示電路的已知下圖所示電路的輸入信號(hào)的波形試畫(huà)出譯碼器輸出的波形。輸入信號(hào)的波形試畫(huà)出譯碼器輸出的波形。譯碼器的應(yīng)用譯碼器的應(yīng)用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 2) 譯碼器的擴(kuò)展譯碼器的擴(kuò)展(利用使能端實(shí)現(xiàn)利用使能端實(shí)現(xiàn)) 用兩片74LS138譯碼器構(gòu)成4線(xiàn)16線(xiàn)譯碼器A3 =0時(shí)，片工作，片禁止 A3 =1時(shí)，片禁止，片工作擴(kuò)展位控制使能端 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E

42、2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 例例 用一片用一片74X139和四片和四片74X138構(gòu)成構(gòu)成5線(xiàn)線(xiàn)-32線(xiàn)

43、譯碼器線(xiàn)譯碼器3 3線(xiàn)線(xiàn)88線(xiàn)譯碼器的線(xiàn)譯碼器的 含三變量函數(shù)的全部最小項(xiàng)。含三變量函數(shù)的全部最小項(xiàng)。Y Y0 0Y Y7 7基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。3) 用譯碼器實(shí)現(xiàn)邏輯函數(shù)。用譯碼器實(shí)現(xiàn)邏輯函數(shù)。0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .當(dāng)當(dāng)E3 =1 ，E2 = E1 = 0時(shí)時(shí)7620mmmm 74HC138

44、 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 例例 用一片用一片74HC138實(shí)現(xiàn)函數(shù)實(shí)現(xiàn)函數(shù)首先將函數(shù)式變換為最小項(xiàng)之和的形式首先將函數(shù)式變換為最小項(xiàng)之和的形式在譯碼器的輸出端加一個(gè)與非門(mén)，即可實(shí)現(xiàn)給定的組合在譯碼器的輸出端加一個(gè)與非門(mén)，即可實(shí)現(xiàn)給定的組合邏輯函數(shù)邏輯函數(shù). +5V A B C L & 7620YYYY ABCCABCBACBAL 用譯碼器實(shí)現(xiàn)多輸出組合邏輯函數(shù)的步驟用譯碼器實(shí)現(xiàn)多輸出組合邏輯函數(shù)的步驟1.1.寫(xiě)出邏輯函數(shù)的最小項(xiàng)和的形式；寫(xiě)出邏輯函數(shù)的最小項(xiàng)和的形式；2.2.將邏輯函數(shù)的最小項(xiàng)和的

45、表達(dá)式變換成與非與非式；將邏輯函數(shù)的最小項(xiàng)和的表達(dá)式變換成與非與非式；3.3.畫(huà)出接線(xiàn)圖。畫(huà)出接線(xiàn)圖。4.4.如果函數(shù)為如果函數(shù)為4 4變量函數(shù)，用變量函數(shù)，用3/83/8線(xiàn)譯碼器實(shí)現(xiàn)，則需先用線(xiàn)譯碼器實(shí)現(xiàn)，則需先用兩片兩片3/83/8線(xiàn)譯碼器擴(kuò)展成線(xiàn)譯碼器擴(kuò)展成4/164/16線(xiàn)譯碼器，在此基礎(chǔ)上進(jìn)線(xiàn)譯碼器，在此基礎(chǔ)上進(jìn)行以上步驟。行以上步驟。 （2） 集成二集成二十進(jìn)制譯碼器十進(jìn)制譯碼器 744212345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A0VCC A0 A1 A2 A3 1 1 1 1 1 1 1 1 & &

46、& & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：將功能：將8421BCD碼譯成為碼譯成為10個(gè)狀態(tài)輸出。個(gè)狀態(tài)輸出。 功能表功能表十進(jìn)十進(jìn)制數(shù)制數(shù)BCD輸入輸入輸輸 出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHH

47、HHHLH9HLLHHHHHHHHHHL對(duì)于對(duì)于BCD代碼以外的偽碼（代碼以外的偽碼（10101111這這6個(gè)代碼）個(gè)代碼）Y0 Y9 均均為高電平。為高電平。 集成二集成二十進(jìn)制譯碼器十進(jìn)制譯碼器7442(3) 顯示譯碼器顯示譯碼器(數(shù)碼顯示器數(shù)碼顯示器) 脈脈沖沖信信號(hào)號(hào) 計(jì)計(jì)數(shù)數(shù)器器 譯譯碼碼器器 驅(qū)驅(qū)動(dòng)動(dòng)器器 顯顯示示器器 KHz 1. 1. 七段顯示譯碼器七段顯示譯碼器（1 1）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。 a b c d e f g 共陽(yáng)極顯示器共陽(yáng)極顯示器 a b c d e f g 共陰極顯示器共陰極顯示器a

48、bcdfge顯示器分段布局圖顯示器分段布局圖七段數(shù)碼管字形顯示方式七段數(shù)碼管字形顯示方式 （2 2）七段字形顯示方式）七段字形顯示方式LEDLED數(shù)碼管通常采用下圖所示的七段字形顯示方式來(lái)數(shù)碼管通常采用下圖所示的七段字形顯示方式來(lái)表示表示0-90-9十個(gè)數(shù)字。十個(gè)數(shù)字。 74LS4974LS49的邏輯符號(hào)的邏輯符號(hào)滅燈控制端8421BCD碼七段代碼 七段顯示器譯碼器把輸入的七段顯示器譯碼器把輸入的BCDBCD碼，翻譯成驅(qū)動(dòng)七段碼，翻譯成驅(qū)動(dòng)七段LEDLED數(shù)碼管各對(duì)應(yīng)段所需的電平。數(shù)碼管各對(duì)應(yīng)段所需的電平。74LS4974LS49是一種七段顯示譯碼器是一種七段顯示譯碼器。常用的集成七段顯示譯碼

49、器常用的集成七段顯示譯碼器 74LS4974LS49的功能表的功能表8421BCD碼禁止碼滅燈狀態(tài)譯碼輸入端：譯碼輸入端：D D、C C、B B、A A，為為8421BCD8421BCD碼；碼；七段代碼輸出端：七段代碼輸出端：abcdefgabcdefg，某段輸出為高電平時(shí)該段，某段輸出為高電平時(shí)該段點(diǎn)亮，用以驅(qū)動(dòng)高電平有效的七段顯示點(diǎn)亮，用以驅(qū)動(dòng)高電平有效的七段顯示LEDLED數(shù)碼管；數(shù)碼管； 滅燈控制端：滅燈控制端：I IB B 當(dāng)當(dāng)I IB B = 1 = 1時(shí)，譯碼器處于正常譯碼工作狀態(tài)；時(shí)，譯碼器處于正常譯碼工作狀態(tài)；若若I IB B = 0 = 0，不管，不管D D、C C、B B

50、、A A輸入什么信號(hào)，譯碼器各輸輸入什么信號(hào)，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。出端均為低電平，處于滅燈狀態(tài)。利用利用I IB B信號(hào)，可以控制數(shù)碼管按照要求處于顯示或者滅信號(hào)，可以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的燈狀態(tài)，如閃爍、熄滅首尾部多余的0 0等。等。一個(gè)用七段顯示譯碼器一個(gè)用七段顯示譯碼器74LS4974LS49驅(qū)動(dòng)共陰型驅(qū)動(dòng)共陰型LEDLED數(shù)碼管的數(shù)碼管的實(shí)用電路實(shí)用電路：常用的集成七段顯示譯碼器常用的集成七段顯示譯碼器 -CMOS七段顯示譯碼器七段顯示譯碼器74HC4511 a b c d e f g D0 74HC4511 D3 D2 D

51、1 LT BL LE LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形字形輸輸 出出輸輸 入入十進(jìn)十進(jìn)制或功制或功能能D3D2D1D0BLLECMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表*HHH鎖鎖 存存熄滅熄滅LLLLLLLHL滅滅 燈燈HHHHHHHL燈燈 測(cè)測(cè) 試試熄滅熄滅LLLLLLLHHHHHH

52、L15熄滅熄滅LLLLLLLLHHHHHL14熄滅熄滅LLLLLLLHLHHHHL13熄滅熄滅LLLLLLLLLHHHHL12熄滅熄滅LLLLLLLHHLHHHL11熄滅熄滅 LLLLLLLLHLHHHL10LTgfedcba字形字形輸輸 出出輸輸 入入十進(jìn)十進(jìn)制制或功或功能能BLLED3D2D1D0CMOS七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表(續(xù)續(xù))例例 由由74HC4511構(gòu)成構(gòu)成24小時(shí)及分鐘的譯碼電路如圖所示，小時(shí)及分鐘的譯碼電路如圖所示，試分析小時(shí)高位是否具有零熄滅功能。試分析小時(shí)高位是否具有零熄滅功能。 H7 H6 H5 H4 0 (0) 45114 顯顯示示器

53、器4 1 (0) (I) (II) (III) ag ag ag ag LT LE BL (III) D3 D2 D1 D0 LT LE BL (I) LT LE BL (II) LT LE BL 1 1 H3 H2 H1 H0 M7 M6 M5 M4 M3 M2 M1 M0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開(kāi)關(guān)，是一種能將數(shù)據(jù)分配器：相當(dāng)于多輸出的單刀多擲開(kāi)關(guān)，是一種能將從數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。從數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器示意圖 數(shù)數(shù)據(jù)據(jù)輸輸入入 通通道道選

54、選擇擇信信號(hào)號(hào) Y0 Y1 Y7 3 用用74HC138組成數(shù)據(jù)分配器組成數(shù)據(jù)分配器例例 用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V D Y0 Y7 010CBADEEY232 當(dāng)當(dāng)ABC = 010 時(shí)，時(shí)，Y2=DCBA地址輸入地址輸入輸輸 入入輸輸 出出E3E E2 2E E1 1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHH

55、HDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表譯碼器作為數(shù)據(jù)分配器時(shí)的功能表 4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1 1、數(shù)據(jù)選擇器的定義與功能、數(shù)據(jù)選擇器的定義與功能 數(shù)據(jù)選擇的功能：在通道選數(shù)據(jù)選擇的功能：在通道選擇信號(hào)的作用下，將多個(gè)通擇信號(hào)的作用下，將多個(gè)通道的數(shù)據(jù)分時(shí)傳送到公共的道的數(shù)據(jù)分時(shí)傳送到公共的數(shù)據(jù)通道上去的。數(shù)據(jù)通道上去的。數(shù)據(jù)選擇器：能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用數(shù)據(jù)選擇器：能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開(kāi)關(guān)，相當(dāng)于多個(gè)輸入的單刀多擲開(kāi)關(guān)，又稱(chēng)又

56、稱(chēng)“多路開(kāi)關(guān)多路開(kāi)關(guān)” ” 。 通通道道選選擇擇數(shù)數(shù)據(jù)據(jù)輸輸出出 I0 I1 12- -nI 1 1路數(shù)據(jù)輸路數(shù)據(jù)輸出端出端使能信號(hào)輸使能信號(hào)輸入端，低電入端，低電平有效平有效 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器2 2 位地位地址碼輸入址碼輸入端端（1 1）邏輯電路）邏輯電路數(shù)數(shù)據(jù)據(jù)輸輸入入端端（2 2）工作原理及邏輯功能）工作原理及邏輯功能0 0I I3 30 11 01 1=1=1=0=0 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 301201101001ISSISSISSISS

57、Y 33221100mImImImIY 01YS0S1E地址地址使能使能輸出輸出輸輸 入入功能表功能表000I0001I1010I2011I374LS151功能框功能框圖圖D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S02、集成電路數(shù)據(jù)選擇器、集成電路數(shù)據(jù)選擇器8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC1512 2、集成電路數(shù)據(jù)選擇器、集成電路數(shù)據(jù)選擇器 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 & & & & & & & & & &

58、; 2 2個(gè)互補(bǔ)個(gè)互補(bǔ)輸出端輸出端8 8 路數(shù)據(jù)路數(shù)據(jù)輸入端輸入端1 1個(gè)使能個(gè)使能輸入端輸入端3 3 個(gè)地址個(gè)地址輸入端輸入端74LS151的邏輯圖的邏輯圖輸輸 入入輸輸 出出使使 能能選選 擇擇YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表的功能表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY iiimDY 70當(dāng)當(dāng)E=1時(shí)，時(shí)，Y=0。 當(dāng)當(dāng)E=0時(shí)時(shí)數(shù)據(jù)選擇器組成邏輯

59、函數(shù)產(chǎn)生器數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器控制控制Di ，就可得到不同的邏輯函數(shù)。就可得到不同的邏輯函數(shù)。5 5、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器74LS151的的應(yīng)用應(yīng)用當(dāng)當(dāng)D0 =D3=D5 = D7=0D1 =D2=D4= D6=1 時(shí)：時(shí)：當(dāng)當(dāng)D0 =D3=D5 = D7=1D1 =D2=D4= D6=0 時(shí)：時(shí)：D7YYE74LS15174LS151D6D5D4D3D2D1D0S2S1S0iiimDY 706421mmmmY 7530mmmmY 當(dāng)當(dāng)E=0時(shí)時(shí)：比較比較Y與與L，當(dāng)，當(dāng) D3=D5=D6=D7= 1 D0=D1=D2=D4=0時(shí)時(shí)，D7E74HC151D6D5D4D3D2D1D0S

60、2S1S0LYXYZ10Y=L例例1 試用試用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)產(chǎn)生邏輯函數(shù) XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解解:利用利用8 8選選1 1數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟a a、將函數(shù)變換成最小項(xiàng)表達(dá)式、將函數(shù)變換成最小項(xiàng)表達(dá)式b b、將使器件處于使能狀態(tài)、將使器件處于使能狀態(tài)c c、地址、地址信號(hào)信號(hào)S2、 S1 、 S0 作為函數(shù)的輸入變量作為函數(shù)的輸入變量d d、處理數(shù)據(jù)輸入、處理數(shù)據(jù)輸入D0D7信號(hào)電平。邏輯表達(dá)式中有信號(hào)電平。邏輯表達(dá)式中有mi ,則相應(yīng)則相應(yīng)Di =1，其他的數(shù)據(jù)輸入端均為，其他的數(shù)據(jù)輸入端均為0?？偨Y(jié)總結(jié): :用兩片用兩片74151組成二位八選一的數(shù)據(jù)選擇器組成二位八選一的數(shù)據(jù)選擇器 數(shù)據(jù)選擇器的擴(kuò)展數(shù)據(jù)選擇器的擴(kuò)展位的擴(kuò)展位的擴(kuò)展 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13